数字电子技术基本教程_阎石_3逻辑门1

《数字电子技术基本教程_阎石_3逻辑门1》由会员分享，可在线阅读，更多相关《数字电子技术基本教程_阎石_3逻辑门1（32页珍藏版）》请在文档大全上搜索。

1、 门电路中以高门电路中以高/低电平表示逻辑状态的低电平表示逻辑状态的1/0S (Source)：源极G (Gate)：栅极D (Drain)：漏极B (Substrate):衬底开启电压()()0IILGSOOHDDIIHGSOOLIVVVthTVVVVVVthTVVMOSDSV 当截止当导通管间相当于一个受控制的开关。对于增强型PMOS管则与NMOS管相反，其开启电压为负。即只有UGS为负，且其绝对值大于开启电压的绝对值，此时PMOS管导通。大量正离子导电沟道P)th(GSN)th(GSVV 特点：无论vi是高电平还是低电平，T1、T2总有一个处于导通，一个处于截止。同时流过T1、T2的电流

2、ID始终很小，可视为0。()12()21()()0IGS TH NOOHDDIDDGS TH POOLGS TH NIDDGS TH PABVVTTVVVCDVVVTTVVBCVVVV段：导通，截止段：导通， 截止段：1212,1122IDDODDT TT TVVVV同时导通若参数完全对称，时，接地接地为正，另一端经为正，另一端经设设LIRV之间为低电阻之间为低电阻至少一个导通至少一个导通和和在在导通导通导通导通时时当当相当于断开相当于断开均截止均截止、则则则只要则只要当当设设OIDDIDDIP)th(GSN)th(GSDDIDDIDDIILDDIHONLVVTT,VVT,VVVT,VVVVV

3、C,C)(TT,VVC,C)(V,VV,RR 21212100001201010在反相器、传输门、与非门及或非门这四种基本的电路基础上可以组成其他逻辑门电路。 VDD AB T5 T6 T7 Y T3 T4 T1 T23、异或门、异或门T3、T4构成传输门，在A0时打开，A1时关闭。A0时，YBA1时，与T6、T7有关TSL(There State Logic)(ZYENAYEN高阻高阻时，时，时，时， 10具有高电平状态、低电平状态以及高阻态EN端称为使能端，其上的反号（或图里的小圈）表示低电平有效。若高电平有效，则无反号（小圈）。ENAY倒三角形“”表示逻辑门是三态输出 G1 总线 A B

4、 E 1 EN Y 1 EN 1 A E 1 EN B 1 EN 1 1 EN E1 A1 1 EN E2 A2 1 EN En An (a) 多路开关 (b) 双向传输 (c) 单向总线 G1 G2 G1 G2 G2 Gn 作多路开关：E=0时，门G1使能，G2禁止，Y=A；E=1时，门G2使能，G1禁止，Y=B。信号双向传输：E=0时信号向右传送，B=A；E=1时信号向左传送，A=B 。构成数据总线：让各门的控制端轮流处于低电平，即任何时刻只让一个TSL门处于工作状态，而其余TSL门均处于高阻状态，这样总线就会轮流接受各TSL门的输出。三态门的应用：三态门的应用：菱形表示OD结构，横线表示

5、输出为低电平时输出端管是导通过的。A&CBFBAF使用时要外接上拉电阻RL及VDD2， VDD2可与CMOS供电电源不相等。 普通的CMOS门输出端不能并联,有可能导致NMOS和PMOS器件同时导通，形成大电流。 CMOS门电路输出端也不允许和地、电源短接。 1）可将输出并联，实现线与，简化电路，节省器件。OD门的应用门的应用12YY YAB CD2 2）实现电平转换。如图所示，可使输出高电平变为10V。3 3）用做驱动器。如图是用来驱动发光二极管的电路。+10V&OV+5V&2701D12D0OOOHLLOOOLLLLOVVVRROVVVRiR要求：、门输出管全部截止时， 。不能太大（得的上

6、限）、门仅一个输出管道通， 。不能太小，否则 过大（得下限）LL(max)LD,()OHOOHDDLOHOHDDOHLLOHOIIVVVR nIIVVVRRnII门同时截止，截止漏电流为负载输入电流为 。为保证则ILIOHDD(min)DD,LMILOOLLLOLLLLMLOOIIVVIRVVRRII当仅一个门导通，门饱和时允许的最大电流为负载门输入电流为。为保证且 不过大，不能太小IL3.2.4 CMOS电路的静电防护和锁定效应电路的静电防护和锁定效应由于二极管由于二极管的钳位作用，使得的钳位作用，使得MOS管在正或负尖管在正或负尖峰脉冲作用下不易峰脉冲作用下不易发生损坏。发生损坏。 CMO