第六章计数器和寄存器.

《第六章计数器和寄存器.》由会员分享，可在线阅读，更多相关《第六章计数器和寄存器.（25页珍藏版）》请在文档大全上搜索。

1、1. 移位寄存器移位寄存器四、触发器的应用四、触发器的应用应用：应用： 四个四个D触发器的时钟触发器的时钟接在一起，作为移位脉冲。接在一起，作为移位脉冲。 置置0 0端连在一起作为清零端，端连在一起作为清零端，加入一个负脉冲，各触发器的加入一个负脉冲，各触发器的状态全为状态全为0。 置置1 1端接端接在一起，接高在一起，接高电平。电平。数码数码1数码数码1数码数码2数码数码1数码数码3数码数码2数码数码1数码数码4数码数码3数码数码26.4 计数器计数器 作用作用: 累计输入的脉冲个数。累计输入的脉冲个数。也可用于分频、定时、产生节拍也可用于分频、定时、产生节拍脉冲等。脉冲等。基本结构基本结构

2、: 由触发器和门电路组合而成。由触发器和门电路组合而成。分类分类: 按数值增减趋势（递增按数值增减趋势（递增/减减/可逆可逆）,计数进制（计数进制（二进制计二进制计数器数器/M/M进制计数器）进制计数器），时钟脉冲输入方式时钟脉冲输入方式 (同同/异步异步)等分等分类。类。基本要求：基本要求： 掌握各类计数器分析方法及集成计数器的应用。掌握各类计数器分析方法及集成计数器的应用。 计数器计数器 CPi+1与与Qi相连，相连，Qi+1在在Qi下降沿翻转。下降沿翻转。四、触发器的应用四、触发器的应用 D与与Q连接，因连接，因此此Q在在CP上升沿翻上升沿翻转。转。 由由D触发器构成触发器构成的四位二进

3、制计数的四位二进制计数器器 一一 . 二进制计数器二进制计数器1.异步二进制计数器异步二进制计数器加法计数规律加法计数规律 计数之前输出全为计数之前输出全为0； 最低位触发器在每来一个最低位触发器在每来一个CP翻转一翻转一次；次； 低位触发器由低位触发器由10时时,相邻高位触发相邻高位触发器状态发生变化。器状态发生变化。 总的律总的律:当本位触发器的输出状态下当本位触发器的输出状态下跳时跳时(1 0),相邻位触发器发生翻转。相邻位触发器发生翻转。CPQ2n Q1n Q0n000010012010301141005101611071118000逻辑电路逻辑电路状 态 图状 态 图注意注意: :考

4、虑各触发器的传输延迟时间时，如图中虚线波形，对考虑各触发器的传输延迟时间时，如图中虚线波形，对n位的二进制异步计数器来说，当位的二进制异步计数器来说，当n个触发器都翻转稳定需要个触发器都翻转稳定需要经历的最长时间经历的最长时间是是ntpd，因此计数脉冲的最小周期，因此计数脉冲的最小周期T=ntpd。 000000 001001 010010 011011 100 101 110 111100 101 110 111二 分 频二 分 频四 分 频四 分 频八 分 频八 分 频波形波形图图2同步二进制计数器同步二进制计数器 同步计数器的特点是，当时钟脉冲到来时，各触发器同同步计数器的特点是，当时钟

5、脉冲到来时，各触发器同时翻转。时翻转。 加法计数器的加法计数器的另一规律：另一规律：最低位最低位Q0每来一个钟脉冲翻转每来一个钟脉冲翻转一次，而其它位在所有低位为一次，而其它位在所有低位为1时，再来一个时钟脉冲翻时，再来一个时钟脉冲翻转一次。由此可推出由转一次。由此可推出由JKJK触发器组成计数器电路的驱动触发器组成计数器电路的驱动方程：方程： J0=K0=1 J1= K1= Q0n J2= K2= Q0nQ1n 逻辑电路逻辑电路 考虑触发器的传输延迟时间考虑触发器的传输延迟时间tpd，如图中虚线波形如图中虚线波形。由波形。由波形图可知，在同步计数器中，所有触发器的翻转都比计数脉图可知，在同步

6、计数器中，所有触发器的翻转都比计数脉冲冲CP的作用时间滞后一个的作用时间滞后一个tpd，因此其工作速度一般要比异，因此其工作速度一般要比异步计数器高。步计数器高。 若构成若构成3位二进制同步减法计数器，位二进制同步减法计数器，驱动方程如何？驱动方程如何？ J0=K0=1 J1= K1= Q0n J2= K2= Q0nQ1n 波 形波 形 图图tpd3. 任意任意进制计数器进制计数器 由计数器的工作原理可知，其状态图都存在主循环回路，由计数器的工作原理可知，其状态图都存在主循环回路，内内含的状态个数称为模含的状态个数称为模。如果循环回路中有。如果循环回路中有M个状态，这样的时个状态，这样的时序电

7、路称为模序电路称为模M计数器，或称为计数器，或称为M进制计数器。例如上面讨论进制计数器。例如上面讨论的三位二进制计数器，有的三位二进制计数器，有8个状态循环，因而又可称为模个状态循环，因而又可称为模8计数计数器，或器，或8进制计数器。进制计数器。对于对于n位的二进制计数器，需要位的二进制计数器，需要n个触发器组成，共有个触发器组成，共有2n=M 个个计数状态。计数状态。对于非二进制计数器来说，当有效状态数对于非二进制计数器来说，当有效状态数N和所用触发器的位和所用触发器的位数数n之间存在之间存在N16，且且256=1616，所以要用两片，所以要用两片74161组成。组成。 计数器输出计数器输出

8、 2QD2QC2QB2QA1QD1QC1QB1QA例例4：分析图示电路，指出是几进制计数器。：分析图示电路，指出是几进制计数器。 解：解：1 1）两个芯片都有置数功能，当芯片）两个芯片都有置数功能，当芯片(2)(2)产生进位信号时，产生进位信号时，芯片芯片(1)(1)置数为置数为00100010，芯片，芯片(2)(2)置数为置数为0101 0101 ( (共共1个个CP) ) 。2）接着，）接着，芯片芯片(1)(1)从从00110011计数至计数至1111 1111 ( (共共13个个CP) ) ，并通过，并通过进位输出进位输出RCORCO向芯片向芯片(2)(2)发出发出1 1次计数信号。次计

9、数信号。3 3）此后此后芯片芯片(1)(1)从从00000000计数至计数至1111 1111 ( (共共16个个CP) ) ，每当芯片，每当芯片(1)(1)计数至计数至11111111时，向芯片时，向芯片(2)(2)发出发出1 1次计数信号。次计数信号。4 4）芯片）芯片(2)(2)接受芯片接受芯片(1)(1)的计数信号，从的计数信号，从01100110计数至计数至1111 1111 ( (共共10个个CP) ) ，当芯片，当芯片(2)(2)产生进位信号时，电路重复产生进位信号时，电路重复1-41-4过程。过程。电路为电路为174进进制计数器制计数器2. 74LS90计数器：二计数器：二五五

10、十进制计数器十进制计数器功能表功能表 时钟时钟清零输入清零输入置置9输入输入输出输出CPACPBR0(1)R0(2)S9(1)S9(2)QDQBQCQA1100000110000001110010111001CP0CP0CPQ0有有0有有0二进制计数，二进制计数，Q QA A输出输出五进制计数，五进制计数，Q QD DQ QC CQ QB B输出输出十进制计数，十进制计数，Q QD DQ QC CQ QB BQ QA A输出输出工作方式：工作方式： (1) 异步清零异步清零 只要只要R0(1)= R0(2)=1，S9(1)S9(2)=0，输出，输出QDQCQBQA =0000，不，不受受CP控