第3章存储器(微机原理)

《第3章存储器(微机原理)》由会员分享，可在线阅读，更多相关《第3章存储器(微机原理)（81页珍藏版）》请在文档大全上搜索。

1、3.1 概述概述 存储器的分级体系结构存储器的分级体系结构简单的简单的二级二级结构结构：主主 存存 辅辅 存存 一般为半导体存储器，一般为半导体存储器，也称为短期存储器；也称为短期存储器； 解决读写解决读写速度速度问题；问题； 包括磁盘（中期存储包括磁盘（中期存储器）、磁带、光盘（长期器）、磁带、光盘（长期存储）等；存储）等； 解决存储解决存储容量容量问题；问题； 微机系统中存储器采用分级体系结构的根本目的微机系统中存储器采用分级体系结构的根本目的是为了协调速度、容量、成本三者之间的矛盾。是为了协调速度、容量、成本三者之间的矛盾。四级结构寄存器寄存器 Cache 主存主存 辅存辅存CPU内部高

2、内部高速电子线路速电子线路(如触发器如触发器)一级：在一级：在CPU内部内部二级：在二级：在CPU外部外部 一般为静态随一般为静态随机存储器机存储器SRAM。一般用动态随机存储器一般用动态随机存储器DRAM存放临存放临时数据，而用闪速存储器时数据，而用闪速存储器FLASH存放存放固化的程序和数据（即固件固化的程序和数据（即固件fireware）磁盘、磁带、磁盘、磁带、光盘等光盘等其中：其中：cache-主存结构解决主存结构解决高速度与低成本高速度与低成本的矛盾；的矛盾；主存主存-辅存结构利用虚拟存储器解决辅存结构利用虚拟存储器解决大容量与低成本大容量与低成本的矛盾的矛盾；只有主存（内存）占只有

3、主存（内存）占用用CPU的地址空间的地址空间PC/XT机系统内存空间的划分机系统内存空间的划分256KB RAM( (系系统统板板) )384KB RAM( (扩扩展展板板) )128KB RAM保保留留( (包包括括显显存存) )192KB ROM( (扩扩展展板板) )24KB ROM( (系系统统板板，可可扩扩展展) )32KB ROM(BASIC解解释释程程序序)8KB ROM(BIOS)00000H3FFFFH40000H9FFFFHA0000HBFFFFHC0000HEFFFFHF0000HFFFFFHFE000H640KB常规内存常规内存128KB保留保留RAM256KBROM存

4、储器的分类及选用存储器的分类及选用按按存存储储介介质质分分类类半导体半导体存储器存储器磁介质存储器磁介质存储器光存储器光存储器Multi-SRAMNV-SRAMFIFOCache双极型：存取速度快，但集成度低，一般用于大双极型：存取速度快，但集成度低，一般用于大 型计算机或高速微机中；型计算机或高速微机中；MOS型型掩膜掩膜ROM一次性可编程一次性可编程PROM紫外线可擦除紫外线可擦除EPROM电可擦除电可擦除E2PROM可编程只读存储器可编程只读存储器FLASH读写读写存储器存储器RAM只读只读存储器存储器ROM（按读（按读写功能写功能分类分类)（按器（按器件原理件原理分类）分类）静态静态S

5、RAM动态动态DRAM： 集成度高但存取速度较低集成度高但存取速度较低 一般用于需要较大容量的场合。一般用于需要较大容量的场合。速度较快，集成速度较快，集成度较低，一般用度较低，一般用于对速度要求高、于对速度要求高、而容量不大的场而容量不大的场合。合。(按存储按存储原理分类原理分类)3.2.1 静态静态RAM的六管基本存储单元的六管基本存储单元集成度集成度低低，但速度，但速度快快，价格，价格高，常用做高，常用做Cache。1.T1和和T2组成一个组成一个双稳态双稳态触发器触发器，用于保存数据。，用于保存数据。T3和和T4为负载管。为负载管。2.如如A点为数据点为数据D，则，则B点点为数据为数据

6、D。T1T2ABT3T4+5VT5T63.行选择行选择线有效（高电线有效（高电 平）平）时，时，A 、B处的数据信处的数据信息通过门控管息通过门控管T5和和T6送送至至C、D点。点。行选择线行选择线CD列选择线列选择线T7T8I/OI/O4.列选择列选择线有效（高电线有效（高电 平）平）时，时，C 、D处的数据信处的数据信息通过门控管息通过门控管T7和和T8送送至芯片的数据引脚至芯片的数据引脚I/O。 1CSOEWE 3.2.2 存储器访问周期的时序存储器访问周期的时序 动态动态RAM的单管基本存储单元的单管基本存储单元集成度集成度高高，但速度较，但速度较慢慢，价格低，一般用作主存价格低，一般

7、用作主存。行选择线行选择线T1B存储存储电容电容CA列选列选择线择线T2I/O1. 电容上存有电荷时，表示存储电容上存有电荷时，表示存储数据数据A为逻辑为逻辑1；2. 行选择线有效时，数据通过行选择线有效时，数据通过T1送至送至B处；处；3. 列选择线有效时，数据通过列选择线有效时，数据通过T2送至芯片的数据引脚送至芯片的数据引脚I/O；4. 为防止存储电容为防止存储电容C放电导致数放电导致数据丢失，必须定时进行刷新；据丢失，必须定时进行刷新；5. 动态刷新时行选择线有效，而动态刷新时行选择线有效，而列选择线无效。（刷新是逐行列选择线无效。（刷新是逐行进行的。）进行的。）刷新放大器刷新放大器动

8、态读写存贮器（动态读写存贮器（DRAM），），以其速度快、集成度高、功耗以其速度快、集成度高、功耗小、价格低在微型计算机中得小、价格低在微型计算机中得到极其广泛地使用。到极其广泛地使用。 （1）动态存贮器芯片）动态存贮器芯片2164A的引线的引线 A0A7为地址输入端。为地址输入端。 DIN和和DOUT 是芯片上的数据是芯片上的数据线。线。 RAS为行地址锁存信号。为行地址锁存信号。 CAS为列地址锁存信号。为列地址锁存信号。 WE为写允许信号。为写允许信号。 64K1bit的HMOSDRAM芯片 RASCAS CASRASCASRAS OEPGM/CEPGM/CEOE特点特点1 1、使内部存

9、储信息在不加电的情况下保持、使内部存储信息在不加电的情况下保持1010年左右年左右2 2、可以用比较快的速度将信息擦除以后重写，、可以用比较快的速度将信息擦除以后重写，反复擦写达几十万次，可以实现分块擦除和重反复擦写达几十万次，可以实现分块擦除和重写，也可以按字节擦除与重写。还具有非易失写，也可以按字节擦除与重写。还具有非易失性，可靠性能好，速度快以及容量大等许多优性，可靠性能好，速度快以及容量大等许多优点点1 1CPUCPU总线的负载能力总线的负载能力3.5.1 几点考虑几点考虑2 2CPUCPU的时序与存储器存取速度之间的配合的时序与存储器存取速度之间的配合 3 3存储器结构的选定存储器结

10、构的选定4 4片选信号及行、列地址产生机制片选信号及行、列地址产生机制 存储芯片存储芯片存储模块存储模块存储体存储体 进行进行位扩展位扩展 以实现按字节编以实现按字节编址的结构址的结构 进行进行字扩展字扩展 以满足总容量以满足总容量的要求的要求存储体、地址译码、存储体、地址译码、数据缓冲和读写控制数据缓冲和读写控制 u位扩展：因每个字的位数不够而扩展数据输出线的数目；位扩展：因每个字的位数不够而扩展数据输出线的数目；u字扩展：因总的字数不够而扩展地址输入线的数目，所以字扩展：因总的字数不够而扩展地址输入线的数目，所以也称为地址扩展；也称为地址扩展；存储芯片的位扩展存储芯片的位扩展64K*1I/

11、O64K*1I/O64K*1I/O64K*1I/O64K*1I/O64K*1I/O64K*1I/O64K*1I/OD0D7用用64K1bit的芯片扩展实现的芯片扩展实现64KB存储器存储器进行位扩展时，模块中所有芯片的进行位扩展时，模块中所有芯片的地址线和控制线互连地址线和控制线互连形成整个形成整个模块的地址线和控制线，而各芯片的模块的地址线和控制线，而各芯片的数据线并列（位线扩展）数据线并列（位线扩展）形形成整个模块的数据线（成整个模块的数据线（8bit宽度）。宽度）。 A0 A15R/WCS等效为等效为64K*8A0 A15D0 D7R/WCS 如果存储器的容量要求是如果存储器的容量要求是