基于FPGA的高速IIR数字滤波器设计与实现啊

《基于FPGA的高速IIR数字滤波器设计与实现啊》由会员分享，可在线阅读，更多相关《基于FPGA的高速IIR数字滤波器设计与实现啊（97页珍藏版）》请在文档大全上搜索。

1、电子科技大学硕士学位论文基于FPGA的高速IIR数字滤波器设计与实现姓名：罗海申请学位级别：硕士专业：通信与信息系统指导教师：何旭20070601摘要摘要数字滤波器是现代数字信号处理系统的重要组成部分之一。IIR数字滤波器 又是其中非常重要的一类虑波器，因其可以较低的阶次获得较高的频率选择特性 而得到广泛应用。木文研究了IIR数字滤波器的常用设计方法，在分析各种IIR 实现结构的基础上，利用MATLAB针对并联型结构的IIR数字滤波器做了多方面 的仿真，从理论分析和仿真情况确定了所要设计的IIR数字滤波器的实现结构以 及中间数据精度。然后基于FPGA的结构特点，研究了IIR数字滤波器的FPGA

2、 设计与实现，提出应用流水线技术和并行处理技术相结合的方式来提高IIR数字 滤波器处理速度的方法，同时又从IIR数字滤波器的结构特性出发，提出利用IIR 数字滤波器的分解技术来改善IIR滤波器的设计。在IIR实现方面，本文采用 Verilog HDL语言编写了相应的硬件实现程序，将内置SignalTap 11逻辑分析器的 IIR设计下载到FPGA芯片，并利用Altera公司的SignalTap II逻辑分析仪进行了 定性测试，同时利用HP频谱仪进行定性与定量的观测，仿真与实验测试结果表 明设计方法J下确有效。关键词：数字滤波器，无限长单位冲激响应，现场可编程门阵列，MATLAB，Verilog

3、硬件描述语言AbstractDigital filter iS one of the important contents of digital signal processWith its good characteristic of frequency selection in lower order in comparison谢tll FIRIIR digital filter is widely applied in modem signal processing systemsThis paper has studied several common methods tO desig

4、n stable IIR digital filterFirstly,based on tlle analysis of IIR basic realization architeeturesthe arithmetic simulation using MTLAB has been studied according to paralell realization architecture of IIR digital filter,and with the simulation results and theoretic analysis，the final architecture an

5、ddata resolution of IIR filter has been decidedSecondly,the FPGA design and realization of IIR digital filter has been researchedIn order to improve the speed and performance of IIR digital filter,on the one hand。from the structure of the FPGA。the pilelining technology and the parallelprocess techno

6、logy have been studiedOn the othelhand，from the structure of the IIR digital filter,made 111Se：of the decomposingtechnology to improve the designTheSC have been validated by M棚，AB simulationand Verilog HDL programAt last，the 14”IIR di西tal filter has been designed and downloaded into Stratix FPGA dev

7、iceCompared the simulation resul招with the test results using AlteraS SignalTap II analyzer and HPS frequency spectrum analyzer,the design is Correct，and can meet the requestKey Words：Digital Filter,IIR FPGA，MATLAB，Verilog HDLII图目录图目录图11数字滤波器的理想幅频特性 5 图12IIR滤波器的直接型实现结构 6 图13IIR滤波器的级联型实现结构 8 图1-4 IIR滤

8、波器的并联型实现结构 8 图15有限字长乘法器的噪声模型1 5 图1-6数字滤波器的乘积量化模型1 5图21 MATLAB的FDA Tool工作界面25 图22 不同类型的带通IIR幅频特性MATLAB仿真26 图23 14阶椭圆带通IIR滤波器的相频特性27 图2-4 14阶椭圆带通IIR滤波器的群时延特性28 图25 14阶IIR数字滤波器的零极点分布图29 图26 14阶IIR数字滤波器的零极点细化分布图30 图27 输入信号量化的仿真模型。32 图2-8 Stratix系列FPGA内部乘法操作(18x18bit模式)34 图29 IIR数字滤波器的MATLAB仿真模型34 图210 I

9、IR数字滤波器频响的MATLAB仿真结果36 图2“ 并行实现的fIR数字滤波器(简化图)4l 图212 并行数据输入的IIR数字滤波器43 图213 14阶并联型IIR数字滤波器的内部结构43 图214 Stratix系列FPGA的乘法块及加法块结构图45 图215 乘加截位的不同结构46 图216 并联型高阶IIR结构层次图46图3-1 IIR数字滤波器实现平台硬件结构49 图3-2 JTAG仿真，下载器连接示意图53 图33 FP(讽与CPLD的JTAG链连接图53VI图目录图3-4 Programmer工具自动检测JTAG链上设备型号54 图35 SignaaTap II中的JTAG链

10、扫描工具54 图3-6 改进的IIR实现结构56 图37 14阶并联结构IIR数字滤波器的冲激响应59 图3罐 FPGA的JTAG编程接口引脚分布6l 图3-9 IIR数字滤波器的MATLAB测试模型62 图310 SignalTap II逻辑分析模块嵌入FPOA的原理63 图311 输入不同单频及噪声时的SignalTap II波形66 图312 输入带外单频(f=-I421MHz)信号频谱与IIR输出信号频谱比较68 图313 输入带外单频(仁1621MHz)信号频谱与IIR输出信号频谱比较69 图314 输入带内单频(f=-I491MHz)信号频谱与IIR输出信号频谱比较70 图315

11、输入带内单频(f=-I521MHz)信号频谱与IIR输出信号频谱比较7l 图316 输入带内单频(f=-I561MHz)信号频谱与IIR输出信号频谱比较72 图317 输入白噪声信号频谱与IIR输出频谱比较74附图1 Altera公司FPGA开发软件Quartus lI(Ver 61)界面。82 附图2 Xilinx公司FPGA开发软件ISE(Ver71i)界面82 附图3 Synplify Pro(VerB11软件用户界面83 附图4 FPGA硬件平台实物图83 附图5 IIR实现的测试平台84 附图6 Filter Solution软件界面(Ver 81)84V表目录表目录表1-1 Ver