芯片功耗与摩尔定律的终结.
《芯片功耗与摩尔定律的终结.》由会员分享，可在线阅读，更多相关《芯片功耗与摩尔定律的终结.（24页珍藏版）》请在文档大全上搜索。
1、5/31/2022EDA Lab., Tsinghua University1芯片功耗与摩尔定律的终结芯片功耗与摩尔定律的终结 5/31/2022EDA Lab., Tsinghua University2计算机科学发展与摩尔定律计算机科学发展与摩尔定律集成电路功耗的组成与提高趋势集成电路功耗的组成与提高趋势高功耗对集成电路性能与可靠性的影响高功耗对集成电路性能与可靠性的影响v 供电系统（供电系统（P/G）v 封装与散热装置封装与散热装置v 可靠性可靠性芯片功耗与摩尔定律的终结芯片功耗与摩尔定律的终结与芯片功耗相关的研究热点与芯片功耗相关的研究热点5/31/2022EDA Lab., Tsin
2、ghua University3 目前计算机科学发展的动力，一部分来自计算机理论目前计算机科学发展的动力，一部分来自计算机理论的发展，但主要来自集成电路芯片性能的大幅提高。的发展，但主要来自集成电路芯片性能的大幅提高。 集成电路芯片性能提高大致符合摩尔定律，即处理器集成电路芯片性能提高大致符合摩尔定律，即处理器(CPU)(CPU)的功能和复杂性每年的功能和复杂性每年( (其后期减慢为其后期减慢为1818个月个月) )会增会增加一倍，而成本却成比例地递减。加一倍，而成本却成比例地递减。 集成电路生产工艺的提高集成电路生产工艺的提高(0.25/0.18/0.13/0.09um)(0.25/0.18
3、/0.13/0.09um)，缩小了单管的尺寸，提高了芯片的集成度与工作频率，缩小了单管的尺寸，提高了芯片的集成度与工作频率，降低了工作电压。降低了工作电压。5/31/2022EDA Lab., Tsinghua University4Shekhar Borkar, Circuit Research, Intel Labs0.010.1110100100010000100000100000019701980199020002010MIPSPentium Pro ArchitecturePentium 4 ArchitecturePentium Architecture48638628680865
4、/31/2022EDA Lab., Tsinghua University5Shekhar Borkar, Circuit Research, Intel Labs5/31/2022EDA Lab., Tsinghua University6计算机科学发展与摩尔定律计算机科学发展与摩尔定律集成电路功耗的组成与提高趋势集成电路功耗的组成与提高趋势高功耗对集成电路性能与可靠性的影响高功耗对集成电路性能与可靠性的影响v 供电系统（供电系统（P/G）v 封装与散热装置封装与散热装置v 可靠性可靠性芯片功耗与摩尔定律的终结芯片功耗与摩尔定律的终结与芯片功耗相关的研究热点与芯片功耗相关的研究热点5/31/
5、2022EDA Lab., Tsinghua University7 与其它工艺比较，与其它工艺比较，CMOSCMOS电路以其低功耗，易于集成电路以其低功耗，易于集成的优点，在目前硅材料时代得到了最广泛的应用。的优点，在目前硅材料时代得到了最广泛的应用。 芯片功耗包括由芯片功耗包括由CMOSCMOS管状态改变所产生的动态功耗管状态改变所产生的动态功耗与由漏电流引起的静态功耗两部分。与由漏电流引起的静态功耗两部分。 动态功耗由三部分组成：动态功耗由三部分组成：A A、电路逻辑操作所引起的、电路逻辑操作所引起的状态改变所需功耗；状态改变所需功耗；B B、P P管与管与N N管阈值电压重叠所产管阈值
6、电压重叠所产生的导通电流所需功耗；生的导通电流所需功耗；C C、不同路径的时间延迟不、不同路径的时间延迟不同所产生的竞争冒险所需功耗。同所产生的竞争冒险所需功耗。 静态功耗也由三部分组成：静态功耗也由三部分组成：A A、CMOSCMOS管亚阈值电压漏管亚阈值电压漏电流所需功耗；电流所需功耗；B B、 CMOSCMOS管栅级漏电流所需功耗；管栅级漏电流所需功耗；C C、 CMOSCMOS管衬底漏电流（管衬底漏电流（BTBTBTBT）所需功耗。）所需功耗。5/31/2022EDA Lab., Tsinghua University85/31/2022EDA Lab., Tsinghua Unive
7、rsity9Shekhar Borkar, Circuit Research, Intel Labs0 020020040040060060080080010001000120012000.25u0.25u 0.18u0.18u 0.13u0.13u90nm90nm65nm65nm45nm45nmPower (W)LeakageLeakageActiveActive15 mm DieLeakage Power is catching up with the active power in nano-scaled CMOS circuits.5/31/2022EDA Lab., Tsinghua
8、 University10David E. Lackey, IBM5/31/2022EDA Lab., Tsinghua University11Shekhar Borkar, Circuit Research, Intel Labs0%0%10%10%20%20%30%30%40%40%50%50%1.51.51 10.70.70.50.5 0.350.35 0.250.25 0.180.18 0.130.13 0.090.09 0.070.07 0.050.05Technology ( )Leakage Power(% of Total)Must stopat 50%A. Grove, I
9、EDM 20025/31/2022EDA Lab., Tsinghua University12 由于功耗已影响到由于功耗已影响到CMOSCMOS电路设计方法学，所以功耗电路设计方法学，所以功耗在电路设计的各个阶段都必须得到优化。从程序汇在电路设计的各个阶段都必须得到优化。从程序汇编到电路综合，再到逻辑级与版图级都是如此。我编到电路综合，再到逻辑级与版图级都是如此。我的研究集中在低层功耗优化，所以从以下两个方面的研究集中在低层功耗优化，所以从以下两个方面进行阐述。进行阐述。 动态功耗优化：动态功耗优化：A A、时钟屏蔽技术；、时钟屏蔽技术；B B、测试功耗优、测试功耗优化；化；C C、竞争冒险
10、消除；、竞争冒险消除；D D、多输入逻辑门的低功耗、多输入逻辑门的低功耗展开；展开；D D、分区供电。、分区供电。 静态功耗优化：静态功耗优化：A A、多阈值多电压布放；、多阈值多电压布放；B B、虚拟供、虚拟供电网络；电网络；C C、最小漏电流输入向量；、最小漏电流输入向量；D D、浮动衬底电、浮动衬底电压；压；E E、绝缘衬底（、绝缘衬底（SOISOI）。）。5/31/2022EDA Lab., Tsinghua University13计算机科学发展与摩尔定律计算机科学发展与摩尔定律集成电路功耗的组成与提高趋势集成电路功耗的组成与提高趋势高功耗对集成电路性能与可靠性的影响高功耗对集成电路
11、性能与可靠性的影响v 供电系统（供电系统（P/G）v 封装与散热装置封装与散热装置v 可靠性可靠性芯片功耗与摩尔定律的终结芯片功耗与摩尔定律的终结与芯片功耗相关的研究热点与芯片功耗相关的研究热点5/31/2022EDA Lab., Tsinghua University14 以以IntelIntel公司下一代采用公司下一代采用90nm90nm工艺的工艺的PrescottPrescott为例，它为例，它的的DieDie面积为面积为112112mmmm2 2, ,共集成共集成1.251.25亿只晶体管，功耗为亿只晶体管，功耗为102W102W，供电电流为，供电电流为91A91A，供电电压为，供电电
