第10章EDA技术在全国大学生电子设计竞赛中的应用
《第10章EDA技术在全国大学生电子设计竞赛中的应用》由会员分享，可在线阅读，更多相关《第10章EDA技术在全国大学生电子设计竞赛中的应用（52页珍藏版）》请在文档大全上搜索。
1、第10章 EDA技术在全国大学生电子设计竞赛中的应用2022年6月1日13时43分1第第10 10章章 EDAEDA技术在技术在全国大学生电子设计竞赛中的应用全国大学生电子设计竞赛中的应用 10.1 等精度频率计设计10.2 测相仪设计10.3 基于DDS的数字移相正弦信号发生器设计10.4 逻辑分析仪设计 大结局第10章 EDA技术在全国大学生电子设计竞赛中的应用2022年6月1日13时43分210.1 10.1 等精度频率计设计等精度频率计设计本系统设计的基本指标为：本系统设计的基本指标为：（1）频率测试功能：测频范围）频率测试功能：测频范围0.1Hz100MHz。测频精度：测。测频精度：
2、测频全域相对误差恒为百万分之一。频全域相对误差恒为百万分之一。（3）周期测试功能：）周期测试功能：信号测试范围与精度要求与测频功能相同。信号测试范围与精度要求与测频功能相同。 （4）占空比测试功能：测试精度）占空比测试功能：测试精度199。10.1.1 系统设计要求系统设计要求 简易数字频率计的设计是1997年全国大学生电子设计竞赛赛题之一。 基于传统测频原理的频率计的测量精度将随被测信号频率的下降而降低，在实用中有较大的局限性，而等精度频率计不但具有较高的测量精度，而且在整个测频区域内保持恒定的测试精度。 （2）脉宽测试功能：测试范围）脉宽测试功能：测试范围0.1s1s，测试精度，测试精度0
3、.01s 。（5）相位测试功能：）相位测试功能：附加功能附加功能( (见见10.2节节) 。第10章 EDA技术在全国大学生电子设计竞赛中的应用2022年6月1日13时43分310.1.2 主系统组成主系统组成 等精度数字频率计涉及到的计算包括加、减、乘、除，耗用的资源比较大，用一般中小规模CPLD/FPGA芯片难以实现。因此，我们选择单片机和CPLD/FPGA的结合来实现。电路系统原理框图如图10.1所示，其中单片机完成整个测量电路的测试控制、数据处理和显示输出；CPLD/FPGA完成各种测试功能；键盘信号由89C51单片机进行处理，它从CPLD/FPGA读回计数数据并进行运算，向显示电路输
4、出测量结果；显示器电路采用七段LED动态显示，由8个芯片74LS164分别驱动数码管。 第10章 EDA技术在全国大学生电子设计竞赛中的应用2022年6月1日13时43分4图图10.1 频率计主系统电路组成频率计主系统电路组成第10章 EDA技术在全国大学生电子设计竞赛中的应用2022年6月1日13时43分5 等精度频率计主要由以下几个部分构成： (1) 信号整形电路。用于对待测信号进行放大和整形，以便作为PLD器件的输入信号。 (2) 测频电路。是测频的核心电路模块，可以由FPGA等PLD器件担任。 (3) 单片机电路模块。用于控制FPGA的测频操作和读取测频数据，并作出相应数据处理。 (4
5、) 100MHz的标准频率信号源。本模块采用高频率稳定度和高精度的晶振作为标准频率发生器，产生100MHz的标准频率信号直接进入FPGA。如果由于优化问题，可接50MHz或更低频率的晶振。 (5) 键盘模块。可以用5个键执行测试控制，一个是复位键，其余是命令键。 (6)数码显示模块。可以用7个数码管显示测试结果，最高可表示百万分之一的精度。第10章 EDA技术在全国大学生电子设计竞赛中的应用2022年6月1日13时43分610.1.3 工作原理工作原理 1. 频率测量方法及原理频率测量方法及原理 (1) 直接测频法：把被测频率信号经脉冲整形电路处理后加到闸门的一个输入端，只有在闸门开通时间T(
6、以秒计)内，被计数的脉冲送到十进制计数器进行计数。 (2) 组合测频法：是指在高频时采用直接测频法，低频时采用直接测量周期法测信号的周期，然后换算成频率。 (3) 倍频法：是指把频率测量范围分成多个频段，使用倍频技术，根据频段设置倍频系数，将经整形的低频信号进行倍频后再进行测量，对高频段则直接进行测量。倍频法较难实现。 (4) 等精度测频法：其实现方法可用主控结构图10.2和波形图10.3来说明。 第10章 EDA技术在全国大学生电子设计竞赛中的应用2022年6月1日13时43分7图图10.2 等精度频率计主控结构等精度频率计主控结构第10章 EDA技术在全国大学生电子设计竞赛中的应用2022
7、年6月1日13时43分8 图10.2中“预置门控信号”CL可由单片机发出，设CL的时间宽度其宽度为Tpr。BZH和TF模块是两个可控的32位高速计数器，BENA和ENA分别是它们的计数允许信号端，高电平有效。 标准频率信号从BZH的时钟输入端BCLK输入，设其频率为Fs；经整形后的被测信号从与BZH相似的32位计数器TF的时钟输入端TCLK输入，设其真实频率值为Fxe，被测频率为Fx。 测频原理说明如下：测频开始前，首先发出一个清零信号CLR，使两个计数器和D触发器置0，同时通过信号ENA，禁止两个计数器计数。这是一个初始化操作。 然后由单片机发出允许测频命令，即令预置门控信号CL为高电平，这
8、时D触发器要一直等到被测信号的上升沿通过时Q端才被置1，与此同时，将同时启动计数器BHZ和TF，进入图10.3所示的“计数允许周期”。在此期间，BHT和TF分别对被测信号(频率为Fx)和标准频率信号(频率为Fs)同时计数。当Tpr秒后，预置门信号被单片机置为低电平，但此时两个计数器仍没有停止计数，一直等到随后而至的被测信号的上升沿到来时，才通过D触发器将这两个计数器同时关闭。第10章 EDA技术在全国大学生电子设计竞赛中的应用2022年6月1日13时43分9 被测频率值为被测频率值为Fx，标准频率为，标准频率为Fs，设在一次预置门时间，设在一次预置门时间Tpr中对被测信号计数值为中对被测信号计
9、数值为Nx，对标准频率信号的计数值为，对标准频率信号的计数值为Ns，则，则下式成立：下式成立： NsFsNxFx/(10.1) 得到测得的频率为：得到测得的频率为：NxNsFsFx)/(10.2)图图10.3 频率计测控时序频率计测控时序第10章 EDA技术在全国大学生电子设计竞赛中的应用2022年6月1日13时43分10 2. 周期测量模块周期测量模块 (1) 直接周期测量法：用被测信号经放大整形后形成的方波信号直接控制计数门控电路，使主门开放时间等于信号周期Tx，时标为Ts的脉冲在主门开放时间进入计数器。设在Tx期间计数值为N，可以根据以下公式来算得被测信号周期： Tx=NTs (10.3
10、) 经误差分析，可得结论：用该测量法测量时，被测信号的频率越高，测量误差越大。 (2) 等精度周期测量法：该方法在测量电路和测量精度上与等精度频率测量完全相同，只是在进行计算时公式不同，用周期1/T代换频率f即可，其计算公式为 Tx= (TsNs)/ Nx (10.4) 第10章 EDA技术在全国大学生电子设计竞赛中的应用2022年6月1日13时43分11 3.脉宽测量模块脉宽测量模块 在进行脉冲宽度测量时，首先经信号处理电路进行处理，限制只有信号的50%幅度及其以上部分才能输入数字测量部分。脉冲边沿被处理得非常陡峭，然后送入测量计数器进行测量。 测量电路在检测到脉冲信号的上升沿时打开计数器，
11、在下降沿时关闭计数器，设脉冲宽度为Twx，计算公式为 Twx= Nx/ fs (10.5) 4.占空比测量模块占空比测量模块 对于占空比K的测量，可以通过测量正反两个脉宽的计数值来获得。设BZH对正脉宽的计数值为N1，对负脉宽的计数值为N2，则周期计数值为N1+N2，于是K为： K= N1/(N1+ N2)100% (10.6) 第10章 EDA技术在全国大学生电子设计竞赛中的应用2022年6月1日13时43分1210.1.4 FPGA开发的开发的VHDL设计设计 【例【例10.1】LIBRARY IEEE; -等精度频率计等精度频率计USE IEEE.STD_LOGIC_1164.ALL;U
