广东海洋大学数字电路逻辑设计课件第四章

《广东海洋大学数字电路逻辑设计课件第四章》由会员分享，可在线阅读，更多相关《广东海洋大学数字电路逻辑设计课件第四章（43页珍藏版）》请在文档大全上搜索。

1、 第四章第四章 组合逻辑电路的分析与设计组合逻辑电路的分析与设计回顾与总结回顾与总结：电路基本理论建立电路分析与设计的理论基础模拟电子基础认识电子器件工作的基本原理逻辑代数基础建立逻辑电路分析设计的数学基础逻辑门电路建立数字逻辑电路的器件基础定义一：定义一： 电路任一时刻的输出状态由与之对应的该时刻输入电路任一时刻的输出状态由与之对应的该时刻输入状态唯一决定，而与电路的原始状态无关状态唯一决定，而与电路的原始状态无关。 每一个输出变量是全部每一个输出变量是全部或部分输入变量的函数：或部分输入变量的函数：L1 1= =f1 1（A1 1、A2 2、Ai）L2 2= =f2 2（A1 1、A2 2

2、、Ai） Lj= =fj（A1 1、A2 2、Ai） 组合逻辑电路的定义：组合逻辑电路的定义：定义二：定义二： 电路中只有前向通道，没有反向通道，组合逻辑电电路中只有前向通道，没有反向通道，组合逻辑电路没有记忆功能。路没有记忆功能。4.14.1 组合逻辑电路的分析方法组合逻辑电路的分析方法例例4.1 4.1 分析如图所示组合逻辑电路的逻辑功能。分析如图所示组合逻辑电路的逻辑功能。解：解：（1 1）由逻辑图逐级写出逻辑表达式。为了写表达式）由逻辑图逐级写出逻辑表达式。为了写表达式方便，借助中间变量方便，借助中间变量P P。 对于已有组合逻辑电路，通过分析获知其逻辑功能对于已有组合逻辑电路，通过分

3、析获知其逻辑功能的过程。的过程。（2 2）化简与变换：）化简与变换：（3 3）由表达式列出真值表。）由表达式列出真值表。（4 4）分析逻辑功能）分析逻辑功能 ： 当当A A、B B、C C三个变量不一三个变量不一致时，电路输出为致时，电路输出为“1”1”，所以这个电路称为所以这个电路称为“不一不一致检测电路致检测电路”。组合逻辑电路分析的一般方法：组合逻辑电路分析的一般方法：4.2 4.2 组合逻辑电路的设计方法组合逻辑电路的设计方法例例4.2 4.2 设计三人表决电路，结果按设计三人表决电路，结果按“少数服从多数少数服从多数”的原则决定。的原则决定。（3 3）逻辑化简）逻辑化简：ABCCAB

4、CBABCAL（2 2）由真值表写出逻辑表达式：）由真值表写出逻辑表达式： 设计是将实际逻辑问题通过逻辑函数表达，并用设计是将实际逻辑问题通过逻辑函数表达，并用逻辑电路实现的过程。逻辑电路实现的过程。（1 1）列出真值表：）列出真值表：得最简与得最简与或表达式：或表达式：（4 4）画出逻辑图：）画出逻辑图：ACBCABL 若要求用与非门实若要求用与非门实现该逻辑电路，可转换现该逻辑电路，可转换为为与非与非与非与非表达式：表达式：为此，总结出组合逻辑电路设计的一般方法为：为此，总结出组合逻辑电路设计的一般方法为：例例2 2：设计一个电话机信号控制电路。电路有设计一个电话机信号控制电路。电路有I0

5、（火警）、（火警）、I1（盗警）和（盗警）和I2（日常业务）三种输入信号，通过排队电路分别从（日常业务）三种输入信号，通过排队电路分别从L0、L1、L2输出，输出，在同一时间只能有一个信号通过。如果同时有两个以上信号出现时，应在同一时间只能有一个信号通过。如果同时有两个以上信号出现时，应首先接通火警信号，其次为盗警信号，最后是日常业务信号。试按照上首先接通火警信号，其次为盗警信号，最后是日常业务信号。试按照上述轻重缓急设计该信号控制电路。要求用集成门电路述轻重缓急设计该信号控制电路。要求用集成门电路7400（每片含（每片含4个个2输入端与非门）实现。输入端与非门）实现。 解：解：（1）列真值表

6、：）列真值表：（2）由真值表写出各输出的逻辑表达式：）由真值表写出各输出的逻辑表达式：（3）根据要求，将上式转换为与非表达式：）根据要求，将上式转换为与非表达式： （4）画出逻辑图。）画出逻辑图。例例3 3：设计一个将余设计一个将余3码变换成码变换成8421BCD码的组合逻辑电路。码的组合逻辑电路。解：解：（1）根据题目要求，列出真值表：）根据题目要求，列出真值表：先画出卡诺图，然后写先画出卡诺图，然后写出表达式，注意无关项出表达式，注意无关项（2）用卡诺图进行化简。（注意利用无关项）用卡诺图进行化简。（注意利用无关项）化简后得到的逻辑表达式为：化简后得到的逻辑表达式为：（3）由逻辑表达式画出

7、逻辑图。）由逻辑表达式画出逻辑图。4.3.1 4.3.1 加法器加法器一、加法器的基本概念及工作原理一、加法器的基本概念及工作原理加法器加法器实现两个二进制数的加法运算实现两个二进制数的加法运算 1 1半加器半加器只能进行本位加数、被加数的加法运算而不考虑低位进位。只能进行本位加数、被加数的加法运算而不考虑低位进位。 列出半加器的真值表：列出半加器的真值表：BABABASABC 画出逻辑电路图。画出逻辑电路图。由真值表直接写出表达式由真值表直接写出表达式: :ABCS&=14.3组合逻辑模块及其应用组合逻辑模块及其应用2 2全加器全加器能能同时进行本位数和相邻低位的进位信号的加法运算。

8、同时进行本位数和相邻低位的进位信号的加法运算。由真值表直接写出逻辑表达式，再经代数法化简和转换得：由真值表直接写出逻辑表达式，再经代数法化简和转换得：1iii1iii1iii1iiiiCBACBACBACBAS1iii1iii1iii)()(CBACBACBA1iii1iii1iii1iiiiCBACBACBACBAC1i-iiii)C(BABA根据逻辑表达式画出全加器的逻辑电路图：根据逻辑表达式画出全加器的逻辑电路图：COABiii-1CCiSiCI=1=1ABSCiiiiCi-1&1iS1iiiCBAiC1i-iiii)C(BABA& 二、多位数加法器二、多位数加法器4位串

9、行进位加法器位串行进位加法器iBCi-1iASiiCBC-10A00SBii-1CAiiSiC101ACB1SBii-1CAiiSiC212ACB2SBii-1CAiiSiC323ACB3SC3串行进位加法器，电路简单，但运算速度慢。为此产生了超前进位加法器，详见P119。 4.3.2 4.3.2 编码器编码器 一一. .编码器的基本概念及工作原理编码器的基本概念及工作原理 编码编码将特定的逻辑信号编为一组二进制代码。将特定的逻辑信号编为一组二进制代码。 能够实现编码功能的逻辑部件称为编码器。能够实现编码功能的逻辑部件称为编码器。 一般而言，一般而言，N个不同的信号，至少需要个不同的信号，至少

10、需要n位二位二进制数编码。进制数编码。 N和和n之间满足下列关系之间满足下列关系: 2 2n nN N 二优先编码器二优先编码器允许同时输入两个以上信号，并按优先级输出。允许同时输入两个以上信号，并按优先级输出。 集成优先编码器举例集成优先编码器举例7414874148（8 8线线-3-3线）线）注意：该电路为反码输出。注意：该电路为反码输出。EIEI为使能输入端为使能输入端( (低电平有效低电平有效) )，EOEO为使能为使能输出端输出端( (高电平有效高电平有效) ) ，GSGS为优先编码工作标志为优先编码工作标志( (低电平有效低电平有效) )。 7IEII1I2I543I6IIA01A

11、2AEOGS0I1111111111111111& 编码器的扩展编码器的扩展-用两片用两片7414874148优先编码器优先编码器串行扩展实现的串行扩展实现的1616线线4 4线优先编码器线优先编码器0I1I2I3I4I5I6I7IA2A1A0GSEOEI74148(2)I01I2II3I4I56I7IA21A0AGSEOEI74148(1)1X2XX560X7XX3XX4X14915X813XX10XX1112XXGSY0Y1Y2Y3EOEI0&4.3.3 4.3.3 译码器译码器一译码器的基本概念及工作原理一译码器的基本概念及工作原理译码器译码器将输入代码转换成相应的输出信