第一章_概述1d

《第一章_概述1d》由会员分享，可在线阅读，更多相关《第一章_概述1d（31页珍藏版）》请在文档大全上搜索。

1、1.1 EDA技术及其发展技术及其发展 EDA技术技术?u依赖功能强大的计算机，在专门工具软件平台上依赖功能强大的计算机，在专门工具软件平台上u对以硬件描述语言对以硬件描述语言HDLHDL完成的设计文件，自动的完成完成的设计文件，自动的完成 综合过程，以及逻辑优化和仿真测试综合过程，以及逻辑优化和仿真测试 EDAElectronic Design Automation HDLHardware Description Language1.1 EDA技术及其发展技术及其发展 EDA技术包括：技术包括：u集成电路制造技术、集成电路制造技术、FPGA/CPLDFPGA/CPLD编程下载技；编程下载技；

2、u计算机辅助设计计算机辅助设计(CAD)(CAD)、计算机辅助制造、计算机辅助制造(CAM)(CAM)、计算机辅助测试计算机辅助测试(CAT)(CAT)等；等；u电子线路设计理论、数字信号处理技术、建模电子线路设计理论、数字信号处理技术、建模与优化及长线技术等电子学理论；与优化及长线技术等电子学理论；FPGAField Programmable Gate ArrayCPLDComplex Programmable Logic Device1. 超大规模可编程逻辑器件超大规模可编程逻辑器件2. 半定制或全定制半定制或全定制ASIC3. 混合混合ASIC1.2 EDA技术实现目标技术实现目标EDA

3、EDA技术技术ASICASIC设计设计FPGA/CPLDFPGA/CPLD可编程可编程ASICASIC 设计设计 门阵列门阵列（MPGAMPGA）；）；标准单元标准单元（CBICCBIC）；）； 全定制；全定制；（FCICFCIC）；）； ASICASIC设计设计SOPC/SOC混合混合ASICASIC设计设计1.2 EDA技术实现目标技术实现目标作为作为EDA技术最终实现目标的技术最终实现目标的ASIC，通过三种途径来完成：，通过三种途径来完成：SOCSOC： SYSTEM ON A CHIPSYSTEM ON A CHIPSOPCSOPC： SYSTEM ON A PROGAMMABLE

4、CHIPSYSTEM ON A PROGAMMABLE CHIP SOPC SOPCNIOSEthernetInterfaceARMUARTUARTRAM/ROM FIFOUSB PCI PCIDSP BlocksPLLsSDRAM CONTROLVGAPS2Multiply UnitJPEG CPL FIR，IIR，FFT1.3 硬件描述语言硬件描述语言VHDL 硬件描述语言是硬件描述语言是EDA技术的重要组成部分，技术的重要组成部分，VHDL是作为电子设计主流硬件的描述语言。是作为电子设计主流硬件的描述语言。 VHDL语言具有很强的电路描述和建模能力，能从多语言具有很强的电路描述和建模能力

5、，能从多个层次对数字系统进行建模和描述，从而大大简化了硬个层次对数字系统进行建模和描述，从而大大简化了硬件设计任务，提高了设计效率和可靠性。件设计任务，提高了设计效率和可靠性。 用用VHDL进行电子系统设计的一个很大的优点是设计进行电子系统设计的一个很大的优点是设计者可以专心致力于其功能的实现，而不需要对不影响功者可以专心致力于其功能的实现，而不需要对不影响功能的与工艺有关的因素花费过多的时间和精力。能的与工艺有关的因素花费过多的时间和精力。1.4 VHDL综合综合 设计过程中的每一步都可称为一个综合环节。设计过程中的每一步都可称为一个综合环节。 (1)(1) 从自然语言转换到从自然语言转换到

6、VHDLVHDL语言算法表示，即自然语言综合；语言算法表示，即自然语言综合； (2)(2)从算法表示转换到寄存器传输级从算法表示转换到寄存器传输级(Register Transport (Register Transport LevelLevel，RTL)RTL)，即从行为域到结构域的综合，即行为综合；，即从行为域到结构域的综合，即行为综合； (3)(3) RTL RTL级表示转换到逻辑门级表示转换到逻辑门( (包括触发器包括触发器) )的表示，即逻辑的表示，即逻辑综合；综合； 1.4 VHDL综合综合 设计过程中的每一步都可称为一个综合环节。设计过程中的每一步都可称为一个综合环节。 (4)(

7、4) 从逻辑门表示转换到版图表示从逻辑门表示转换到版图表示(ASIC(ASIC设计设计) )，或转换到，或转换到FPGAFPGA的配置网表文件，可称为版图综合或结构综合。有了的配置网表文件，可称为版图综合或结构综合。有了版图信息就可以把芯片生产出来了。有了对应的配置文件，版图信息就可以把芯片生产出来了。有了对应的配置文件，就可以使对应的就可以使对应的FPGAFPGA变成具有专门功能的电路器件变成具有专门功能的电路器件。C、ASM.程序程序CPUCPU指令指令/ /数据代码：数据代码：010010 100010 1100010010 100010 1100软件程序编译器软件程序编译器 COMPI

8、LER编译器和综合功能比较编译器和综合功能比较VHDL/VERILOG.程序程序 硬件描述语言硬件描述语言 综合器综合器 SYNTHESIZERSYNTHESIZER为为ASICASIC设计提供的设计提供的 电路网表文件电路网表文件（a）软件语言设计目标流程（b）硬件语言设计目标流程VHDL综合器运行流程综合器运行流程1.5 基于基于VHDL的自顶向下设计方法的自顶向下设计方法自顶向下的设计流程自顶向下的设计流程:1设计说明书2建立VHDL行为模型3VHDL行为仿真4VHDL-RTL级建模5前端功能仿真6逻辑综合7测试向量生成8功能仿真9结构综合10门级时序仿真11硬件测试12设计完成1.6

9、EDA与传统电子设计方法的比较与传统电子设计方法的比较手工设计方法的缺点是：手工设计方法的缺点是： 1)1)复杂电路的设计、调试十分困难。复杂电路的设计、调试十分困难。 2)2)如果某一过程存在错误，查找和修如果某一过程存在错误，查找和修改十分不便。改十分不便。 3)3)设计过程中产生大量文档，不易管设计过程中产生大量文档，不易管理。理。 4)4)对于集成电路设计而言，设计实现对于集成电路设计而言，设计实现过程与具体生产工艺直接相关，因此过程与具体生产工艺直接相关，因此可移植性差。可移植性差。 5)5)只有在设计出样机或生产出芯片后只有在设计出样机或生产出芯片后才能进行实测。才能进行实测。ED

10、A技术有很大不同：技术有很大不同： 1)1)采用硬件描述语言作为设计输入。采用硬件描述语言作为设计输入。 2)2)库库(Library)(Library)的引入。的引入。 3)3)设计文档的管理。设计文档的管理。 4)4)强大的系统建模、电路仿真功能。强大的系统建模、电路仿真功能。 5)5)具有自主知识产权。具有自主知识产权。 6)6)开发技术的标准化、规范化以及开发技术的标准化、规范化以及IPIP核的可利用核的可利用性。性。 7)7)适用于高效率大规模系统设计的自顶向下设计适用于高效率大规模系统设计的自顶向下设计方案。方案。 8)8)全方位地利用计算机自动设计、仿真和测试技全方位地利用计算机

11、自动设计、仿真和测试技术。术。 9)9)对设计者的硬件知识和硬件经验要求低。对设计者的硬件知识和硬件经验要求低。10)10)高速性能好高速性能好。11)11)纯硬件系统的高可靠性。纯硬件系统的高可靠性。习习 题题 一一 习题习题1-1 简述简述EDA技术的发展历程？技术的发展历程？EDA技术的核心内容是技术的核心内容是什么？什么？ 习题习题1-2 EDA技术与技术与ASIC设计和设计和FPGA开发有什么关系？开发有什么关系？ 习题习题1-3 与软件描述语言相比，与软件描述语言相比，VHDL有什么特点？有什么特点？ 习题习题1-4 什么是综合？有那些类型？综合在电子设计自动化什么是综合？有那些类

12、型？综合在电子设计自动化中的地位是什么？中的地位是什么？ 习题习题1-5 在在EDA技术中，自顶向下的设计方法的重要意义是技术中，自顶向下的设计方法的重要意义是什么？什么？ 习题习题1-6 IP在在EDA技术的应用和发展中的意义是什么？技术的应用和发展中的意义是什么？ 习题习题1-7 与与DSP处理器相比，用处理器相比，用FPGA来实现数字信号处理来实现数字信号处理的功能有那些优缺点？的功能有那些优缺点？EDA实验的3个层次1、逻辑行为的实现 2、控制与信号传输功能的实现 3、算法的实现 如：译码器、红绿交通灯控制、表决器、显示扫描器、电梯控制、乒乓球等电路的设计，时钟频率一般低于4MHz 如

13、：各类信号发生器、A/D采样控制器、FIFO、RS232或PS/2通信、FPGA/CPLD与单片机综合控制等电路的设计，时钟频率一般在25MHz左右 如：离散FFT变换、数字滤波器、浮点乘法器、高速宽位加法器、数字振荡器、数字锁相环、调制解调器、图象DSP等电路的设计，时钟频率一般在50MHz以上 现代现代DSP设计设计技术简介技术简介DSP设计技术演进(1)专用数字信号处理机数字信号处理器DSP超大规模可编程硬件实现专用数字信号处理机（早期）如FFT机，只适用于某一特定的信号处理应用。优点：优点：速度快、实时性强缺点：缺点：系统规模小、通用性差、电路不灵活 无法面向用户，按照用户的要求改变设

14、 计结构，和功能特性DSP设计技术演进(2)数字信号处理器（DSP） 如TI公司的TMS320系列。 适用于语音处理、窄带通信、低速图像处理。优点：优点：速度快、软件实现、灵活性高、便于实现复杂算法缺点：缺点：实时性差（但在多数情况下满足要求。也推出了高 性能的DSP，如TI的C6x系列）DSP设计技术演进(3)超大规模可编程硬件实现（FPGA） 如Altera公司的APEX、APEX II、Stratix系列等，开 发工具包为DSP Builder。 适用于宽带通信、高速图像处理。优点：优点：速度最快、可编程逻辑实现、灵活性高、实时性强缺点：缺点：同DSP软件相比，实现相同算法需要更高成本。

15、 但在高速、实时性要求的应用中，如软件无线电的 数字中频处理中，已成为必不可少、非此莫属了！DSP设计技术演进(4)1.6 EDA与传统电子设计方法的比较与传统电子设计方法的比较FPGA和DSP芯片实现FIR滤波器的速度对比8位FIR滤波器阶数FPGA的处理速度单位： MSPS达到相当速度所需DSP芯片的指令执行速度 单位：MIPS81624321041011031058321616247233601.6 EDA与传统电子设计方法的比较与传统电子设计方法的比较实现16阶8位FIR滤波器综合性能对比0.24143267.201020304050607080133MHzCISC CPU50MHz

16、DSP处理器50MHz 4 DSP多处理器EPF8820A-2（75使用）EPF81500A-2（60使用）DSP设计新工具-DSP Builder(1)Altera公司DSP Builder，支持Altera公司超大规模FPGA，整合了整个DSP设计与实现的流程。主要包含：1、MATLAB/Simulink仿具库支持、2、Simulink模型到VHDL的设计转换支持、设计的VHDL综合、3、ModelSim VHDL仿真库支持、4、FPGA的后端布局布线。 通过Signal Compiler，DSP Builder将MATLAB/Simulink系统仿真、VHDL综合器、Quartus II

17、工具紧密结合在一起，大大简化了DSP的设计与实现流程，具有划时代的意义。DSP设计新工具-DSP Builder(2)DSP Builder提供了从MATLAB/Simulink、VHDL综合、VHDL仿真、FPGA实现的统一的库支持。使仿真验证与设计最大程度的简化。DSP Builder支持完全基于IP Core的设计。除了数字信号处理所需要的绝大多数的Core之外，还支持Altera公司的其它MegaCore，使设计更为容易。支持的MegaCore如下： FFT Compiler FIR Compiler IIR Compiler NCO Compiler Reed-Solomon Com

18、piler Symbol Interleaver/Deinterleaver Viterbi Compiler现代DSP设计技术-DSP Builder设计流程系统设计、系统仿真Matlab/Simulink将设计转换为HDLSignal CompilerHDL逻辑综合Synplify/Leonardo SpectrumFPGA实现Quartus II现代DSP设计技术-Matlab/Simulink(1)Simulink系统建模、仿真现代DSP设计技术-Matlab/Simulink(2)系统仿真结果现代DSP设计技术-Signal Compiler(1)Signal Compiler设计转换综合编译/布局布线转换为VHDLVHDL综合Quartus II编译现代DSP设计技术-Signal Compiler(2)Signal Compiler设计转换综合（后台调用）编译/布局布线（后台调用）RF射频转换IF数字中频处理宽带天线宽带天线宽带A/D D/A转换IF数字中频处理调制解调 数字流处理用户网络/数字接口数字流处理软件无线电软件无线电窄带A/D D/A/用户终端用户射频射频中频中频基带基带控制协议控制协议全部数字全部数字化处理化处理基站天线基站天线