湖南大学数字设计讲义第二章组合逻辑电路

《湖南大学数字设计讲义第二章组合逻辑电路》由会员分享，可在线阅读，更多相关《湖南大学数字设计讲义第二章组合逻辑电路（74页珍藏版）》请在文档大全上搜索。

1、第二章组合逻辑电路组合逻辑电路本章的知识点 布尔代数 公理、定理 反函数、对偶式 真值表 最小项、最大项 门电路 门电路的逻辑实现与电路特征 基本逻辑门 其他逻辑门的形式 布尔函数的化简法 布尔代数化简法 卡诺图化简法2022-6-13l 公理（5条）2.1 布尔（开关）代数l （A1）如果X1，则X0；（A1）如果X0，则X1。（ 开关变量X的取值特性）l （A2）如果X0，则X1；（A2）如果X1，则X 0。（ 反相器的功能特性）“与”和“或”操作的特性l （A3） 000 ； （A3） 111l （A4） 111 ； （A4） 000l （A5） 01100； （A5） 10011202

2、2-6-142.1 布尔（开关）代数（续）l 单变量定理l 可用完备归纳法证明2022-6-152.1 布尔（开关）代数（续）l 二变量和三变量定理l 运算优先顺序l 分配律l 定理T9和T10广泛地用来简化逻辑函数。l 在所有的定理中，可以用任意逻辑表达式来替换每个变量。2022-6-16l n变量定理2.1 布尔（开关）代数（续）l 可用有限归纳法证明例：证明 XX XX 1、当n2时，X+X=X （T3） 2、设当ni时，X+X+X=X3、则当ni+1时， X+X+X+X=X+(X+X+X) （T7）=X+X=X2022-6-17l 德摩根定理2.1 布尔（开关）代数（续）+01原变量反

3、变量F+01原变量反变量F2022-6-18l 德摩根定理（续）2.1 布尔（开关）代数（续）使用广义德摩根定理时，要保持原逻辑表示式中运算符号的优先顺序不变。EDCBAFEDCBAF 2022-6-19l 对偶性原理l 对开关代数的任何定理或恒等式，若交换所有的0和1以及“”和“”，结果仍正确。2.1 布尔（开关）代数（续）l 它使要学的东西减了一半！2022-6-1102.1 布尔（开关）代数（续）2022-6-1112022-6-112l 逻辑函数表示法2.1 布尔（开关）代数（续） 文字：变量或变量的补，如X、Y、X、 Y； 乘积项：单个文字或2个或2个以上文字的逻辑积，如 Z，WXY

4、； “积之和”表达式：乘积项的逻辑和，如 ZWXY； 求和项：单个文字或2个或2个以上文字的逻辑和，如 Z，WXY； “和之积”表达式：求和项的逻辑积，如 Z( WXY)； 标准项：一个乘积项或求和项，其中每个变量只出现一次，如 WXY，WXY；非标准项：不是标准项的乘积项或求和项，如WXXY；2022-6-113 最小项m：设一个逻辑函数有n个变量，则一个有n个文字的标准乘积项称为一个最小项，共有2n个最小项。如4变量最小项m0: WXYZ，m13: WXYZ，m2: WXYZ；2.1 布尔（开关）代数（续） 最大项M：设一个逻辑函数有n个变量，则一个有n个文字的标准求和项称为一个最大项，共

5、有2n个最大项。如4变量最大项M15: WXYZ，M6: WXYZ，M13: WXYZ；2022-6-1141.真值表l n个变量的真值表有2n行2.1 布尔（开关）代数（续）l 含有n个变量的函数有 个n222022-6-1152.最小项列表：F(X, Y, Z) = XYZ(0, 3, 4, 6, 7 )2.1 布尔（开关）代数（续）3.标准积之和式：F(X, Y, Z) =XYZ + XYZ +XYZ +XYZ +XYZ =XYZ+XYZ+XYZ+XYZ+XYZ+XYZ =YZ+XY+YZ2022-6-1164.最大项列表：F(X, Y, Z) = XYZ(1, 2, 5 )2.1 布尔

6、（开关）代数（续）5.标准和之积式：F(X, Y, Z) = (X+Y+Z)(X+Y+Z)(X+Y+Z)XYZXYZZYXF)5 , 2 , 1 ()7 , 6 , 4 , 3 , 0(),(2022-6-117l 设计与制造一个模拟电路是困难的，而对数字电路则不然。2.2 逻辑信号与门电路l 数字逻辑将物理量实际值的无穷集映射为两个子集，隐藏了模拟世界的缺陷。l 由于在很大范围内的连续量被表示为同一个二进制值，所以数字逻辑能够大大避免元件和电源的变化以及噪声的影响。2022-6-118l 电路可将“微弱”信号再生为“强”信号，使数字信号能够在不损失任何信息的情况下，可以传输任意远的距离。2.

7、2 逻辑信号与门电路l 电平与逻辑l 低电平：表示低电压范围的信号，常解释为逻辑0；l 高电平：表示高电压范围的信号，常解释为逻辑1。l 用0对应低电平、1对应高电平称为正逻辑;l 用1对应低电平、0对应高电平称为负逻辑（不常用 ）。2022-6-1192.2 逻辑信号与门电路（续）2022-6-120l 3种基本逻辑单元（门电路）2.2 逻辑信号与门电路（续）2022-6-121l 反相门（非基本逻辑单元）2.2 逻辑信号与门电路（续）2022-6-122l 组合逻辑电路：输出只依赖于当前输入的逻辑电路，其运算操作可由真值表完全描述。2.2 逻辑信号与门电路（续）2022-6-123l 一个

8、简单电路2.2 逻辑信号与门电路（续）2022-6-124l 定时图(时序图)：表示电路如何对变化的输入信号产生响应。l 逻辑信号在0和1之间的变化不是立即发生的；l 输出对输入变化的响应会有一点延迟。2.2 逻辑信号与门电路（续）2022-6-125l 逻辑系列：一些不同的集成电路芯片的集合，这些芯片有类似的输入、输出及内部电路特征，但逻辑功能不同。2.3 逻辑系列l 同一系列的芯片可通过互连实现任意逻辑功能。l 不同系列的芯片可能不匹配，它们可能采用不同的电源电压，或以不同的输入、输出条件来代表逻辑值。因此，它们可能不能直接互连。l 最成功的系列l 晶体管-晶体管逻辑（Transistor

9、-Transistor Logic，TTL）；l CMOS逻辑（Complementary MOS）。2022-6-126l CMOS逻辑电平2.3 CMOS逻辑l 将“微弱”信号再生为“强”信号小信号大信号2022-6-127l MOS晶体管2.3 CMOS逻辑（续）l 电阻特别大，断开状态；l 电阻特别小，导通状态。l 栅极与其它极之间电阻极大，电流很小，称为漏电流。通过电容耦合。2022-6-128l CMOS反相器(非门)2.3 CMOS逻辑（续）VinVoutVdd= +5.0VQ2 p沟道Q1 n沟道INOUTl CMOS电路的开关模型l CMOS逻辑电路很省电2022-6-129

10、l CMOS与非门2.3 CMOS逻辑（续）l CMOS或非门2022-6-1302.3 CMOS逻辑（续）l 扇入：在特定的逻辑系列中，门电路所具有的输入端的数目，被称为该逻辑系列的扇入（系数）。2022-6-1312.3 CMOS逻辑（续）l 非反相门l 逻辑上的求反是“免费”获得的，而且用少于反相门所需的晶体管数目来设计非反相门电路是不可能的。l CMOS非反相缓冲器、与门和或门都可由反相器与相应的反相门连接组成。2022-6-1322.3 CMOS逻辑（续）l 与或非门和或与非门2022-6-1332.4 CMOS电路的稳态电气特性l 根据右图，可定义小于2.4伏的电压为CMOS低输入

11、电平，而大于2.6伏的电压为高输入电平。l 仅当输入在2.4伏和2.6伏之间时，反相器产生非逻辑输出电压。l 工程实践表明，对于高、低电平，应采用更为保守的规定。2022-6-1342.4 CMOS电路的稳态电气特性（续）l 直流噪声容限：一种对噪声大小的度量，表示多大的噪声会使最坏输出电压被破坏成为不可识别的输入值。l VOHmin 输出为高态时的最小输出电压。l VOLmax 输出为低态时的最大输出电压。l VIHmin 能保证被识别为高态时的最小输入电压。l VILmax 能保证被识别为低态时的最大输入电压。 VCC 0.1伏 地+0.1伏 0.7VCC 0.3VCC2022-6-135