计算机组成原理复习题

《计算机组成原理复习题》由会员分享，可在线阅读，更多相关《计算机组成原理复习题（20页珍藏版）》请在文档大全上搜索。

1、1 1、分别写出下述指令流程：（1） MOV R2，(SP)+ ；（2）ADD X(PC)，R1 ；（3）JMP (R0)；2、列出指令JMP (R0)；的取指周期和执行周期的操作时间表。假定执行周期结束后将进入新的取指周期。练习题21-1 MOV R2，(SP)+ 功能：将栈顶元素弹出至寄存器R2中。流程：M-IR PC+1-PC SP-MAR M-MDR-C SP+1-SP C-R2 PC-MAR 课后作业参考答案FTSTET3流程：M-IR PC+1-PC PC-MAR M-MDR-D PC+1-PC D+PC-MAR M-MDR-D R1+D-MDR MDR-M PC-MARFTDTE

2、T1-2 ADD X(PC), R1说明：以PC作为变址寄存器进行变址寻址，作为目的操作数。4流程：M-IR PC+1-PC R0-MAR M-MDR MDR-PC-MARFTET1-3 JMP (R0)功能：跳转到R0所指向的指令。5EMAR RSIRPC-AA+1DM1-ET 0-TFT0ET02 列出JMP (R0)的微命令序列R0-A输出ADMT+1EMAR RSMDRT+1ET1CPPCCPFT CPST CPDT CPET CPTCPMARCPTCPT6MDR-A输出ADM1-FT 0-TET2CPPC CPMARCPFT CPST CPDT CPET CPT2 列出JMP (R0

3、)的微命令序列(续）第四章作业第四章作业 设计一半导体存储器，其中设计一半导体存储器，其中ROMROM区区4KB4KB，选用选用ROMROM芯片芯片（4K4K4 4位位/ /片片）；）；RAMRAM区区3KB3KB，选用选用RAMRAM芯片（芯片（2KB/2KB/片片和和 1K1K4 4位位/ /片片）。）。地址总线地址总线A15A15A0A0（低）（低）, ,双向数据总线双向数据总线D7D7D0D0（低），读（低），读/ /写信号线写信号线R/WR/W。1 1、给出芯片地址分配和片选逻辑；、给出芯片地址分配和片选逻辑；2 2、画出该、画出该M M逻辑框图（各芯片信号线的连接及逻辑框图（各芯片

4、信号线的连接及片选逻辑电路）。片选逻辑电路）。题干：题干：设主存容量1MB，高缓容量16KB，块的大小512字节写出: （1）主存地址格式（2） CACHE地址格式（3） 页表的容量多大？（4） 画出直接地址映像及变换示意图画出直接地址映像及变换示意图 答案：（答案：（1）主存地址格式：页面标记：）主存地址格式：页面标记：1MB16KB=64 6位页面地址：位页面地址：16KB512B=32 5位页内地址：位页内地址：9位位（2）CACHE地址格式页面地址：地址格式页面地址：5位页位页内地址：内地址：9位位 （3）页表容量）页表容量32字字6位位题干：题干：一台计算机的主存容量1MB，字长32

5、位，直接映像的CACHE容量为512字，试设计主存地址格式（1） CACHE块长1字（2） CACHE块长8字 答案：（答案：（1）CACHE块长块长1字，则页面标字，则页面标志位数：志位数：9位；页面地址位数：位；页面地址位数：9位；页位；页内地址：内地址：2位（位（2）CACHE块长块长8字，则字，则页面标志位数：页面标志位数：9位；页面地址位数：位；页面地址位数：6位；页内地址：位；页内地址：5位位 题干：题干：有一个CACHE的容量2K字，每块为16字，问：（1）该CACHE可容纳多少个块？（2）如果主存的容量是256K字，则有多少个块？（3）主存的地址有多少位？CACHE的地址有多少

6、位？（4）在直接映射方式下，主存中第I块映射到CACHE中哪一块？（5）进行地址映射时，存储器地址分成哪几段？各段分别有多少位？ 答案：（答案：（1）CACHE的容量为的容量为2K字，每块字，每块16字，则字，则CACHE中有中有128块。（块。（2）如果主存的）如果主存的容量是容量是256KW，则有，则有256102416=16384块。（块。（3）因为主存容量是）因为主存容量是256K，主存地址，主存地址18位。位。CACHE容量容量2K字，所以字，所以CACHE的地址的地址有有11位。（位。（4）在直接映射方式下，主存中的）在直接映射方式下，主存中的第第i块映射到块映射到i mod 12

7、8块中。（块中。（5）格式区号）格式区号（7位）块号（位）块号（7位）块内地址（位）块内地址（4位）位） 题干：题干：有一主存CACHE层次的存储器，其主存容量1MB，CACHE容量64KB，每块8KB，采用直接映像方式 （1）求主存地址格式 （2）主存地址为25301H，问它在主存的那个块？ 答案：答案： （1）CACHE容量容量64KB，每块，每块8KB，所以块，所以块内地址内地址13为，块地址为为，块地址为1613=3位，又因为位，又因为主存容量主存容量1MB，所以页面标记，所以页面标记2016=4位。位。主存格式如下：页面标记主存格式如下：页面标记=4位；页面地址位；页面地址=3；页内

8、地址页内地址=13 （2）因为）因为25301H=0010 0101 0011 0000 0001，所以区号，所以区号=0010，块号，块号=010，块内地址，块内地址=1 0011 0000 0001题干：题干：CPU执行一段程序时，CACHE完成存取的次数是1900次，主存完成存取的次数为100次，已知CACHE存取周期为50ns，主存存取周期为250ns，求CACHE/主存系统的效率和平均访问时间。答案：答案：命中率：命中率：H=Nc/(Nc+Nm)=1900/(1900+100)=0.95平均访问时间：平均访问时间：0.9550+（10.95）250=60ns访问效率：访问效率：e=T

9、c/Ta=5060100%=83.3% 题干：题干：一个组相联映象ache由个存储块构成，每组包含个存储块，主存包含个存储块，每块由此字组成，访存地址为字地址。 （1）写出主存地址的位数和地址格式？（2）若CPU依次从主存块0，1，2，63交替取指令，循环执行10次，问命中率多少？ 答案：答案： 解：1、主存容量=1284096=219，故主存地址位数=19位。 主存地址格式： 组数：644=16，则占用4位； 块内地址：128，占用7位； 剩余标志位=19-4-7=8位 所以排列为：8位4位7位 2、命中率=访问到存储块的次数/总的访问次数 =9/10 变址与基址的区别：变址：指令提供基准量(不变)， R提供修改量(可变)；适 于处理一维数组。基址：指令提供位移量(不变)， R提供基准量(可变)；用 于扩大有限字长指令的访 存空间。