第六章MOS电路版图设计
《第六章MOS电路版图设计》由会员分享，可在线阅读，更多相关《第六章MOS电路版图设计（77页珍藏版）》请在文档大全上搜索。
1、第六章第六章 MOS电路版图设计电路版图设计6-1 MOS管图形尺寸的设计管图形尺寸的设计 思考题思考题1.MOS管沟道的宽长比管沟道的宽长比(W/L)如何确定如何确定？2. MOS管沟道的宽度管沟道的宽度(W)和长度和长度(L)如何如何确定？确定？3. MOS管源漏区尺寸如何确定管源漏区尺寸如何确定？6.1.1 MOS管宽长比管宽长比(W/L)的确定的确定 1. NMOS逻辑门电路逻辑门电路(1)NMOS逻辑门逻辑门电路是有比电路，电路是有比电路，根据根据VOL的要求，确定最小的要求，确定最小 R 。ViVoVDDMLMIViVoVDDMDME(2) 根据负载根据负载CL情况和速度要求情况和
2、速度要求(tr和和tf) 确定负载管和等效输入管的确定负载管和等效输入管的最小最小W/L 。VOL (VDD VTL )22 R(VOH VTI)E/E饱和负载饱和负载VOL VTD 22 R(VOH VTE)E/D6.1.1 MOS管宽长比管宽长比(W/L)的确定的确定 1. NMOS逻辑门电路（续）逻辑门电路（续）ViVoVDDMLMIViVoVDDMDME(3) 根据静态功耗的要求根据静态功耗的要求来确定负载管最大的来确定负载管最大的W/L 。(4) 根据上述结果最终根据上述结果最终确定负载管和等效输确定负载管和等效输入管的入管的W/L 。(5) 根据输入结构和根据输入结构和等效输入管的
3、等效输入管的W/L确确定每个输入管的定每个输入管的W/L 。VDDABCF6.1.1 MOS管宽长比管宽长比(W/L)的确定的确定 2. CMOS逻辑门电路逻辑门电路(2) 根据负载根据负载CL情况和速度情况和速度要求要求(tr和和tf) 确定等效的确定等效的PMOS管和管和NMOS管的最小管的最小W/L 。ViVoVDDMPMN(1) 根据抗干扰能力根据抗干扰能力(噪声容限、噪声容限、输入转折电压输入转折电压V*)确定确定 0范围范围。V* =VDD+ VTP +VTN o1 + o o增大增大VDD0VOViVDDV*6.1.1 MOS管宽长比管宽长比(W/L)的确定的确定 2. CMOS
4、逻辑门电路（续）逻辑门电路（续）(4) 根据电路结构和等根据电路结构和等效的效的W/L确定每个管确定每个管的的W/L 。(3) 根据上述结果最终确定等效的根据上述结果最终确定等效的PMOS管和管和NMOS管的最小管的最小W/L。ViVoVDDMPMN无比电路VOL与与 o无关无关VDDABFnor26.1.1 MOS管宽长比管宽长比(W/L)的确定的确定 3. 传输门电路传输门电路(2) 对于对于CMOS传输门，一般应当考虑传输门，一般应当考虑NMOS 管和管和PMOS管特性的对称性。管特性的对称性。(1)MOS的的W/L直接影响传输门的导通电阻，直接影响传输门的导通电阻，因而影响传输速度因而
5、影响传输速度。因此，根据传输速。因此，根据传输速度的要求度的要求（考虑负载情况和前级驱动情（考虑负载情况和前级驱动情况）况）来确定来确定MOS管的管的W/L.6.1.2 MOS管沟道长度管沟道长度(L)的确定的确定(2)要考虑工艺水平。要考虑工艺水平。(1)要考虑要考虑MOS管的耐压能力，管的耐压能力，一般一般MOS管的击穿电压由源管的击穿电压由源漏穿通电压决定：漏穿通电压决定： BVBVDSPDSP=qN=qNB BL L2 2/2/2 o si(3)要考虑沟道长度调制效应对特性的影响。要考虑沟道长度调制效应对特性的影响。WL6.1.3 MOS管沟道宽度管沟道宽度(W)的确定的确定(2)对于
6、窄沟（长沟）器件，应根据工艺水平对于窄沟（长沟）器件，应根据工艺水平先考虑确定沟道宽度先考虑确定沟道宽度W，然后再根据已确定，然后再根据已确定W/L的值来确定的值来确定L的值的值。(1)根据已确定的根据已确定的W/L 和和L的值来确定的值来确定W的值的值。LW6.1.4 MOS管源漏区尺寸的确定管源漏区尺寸的确定 一般是根据一般是根据MOS管的沟道宽度管的沟道宽度W和相和相关的设计规则来确定关的设计规则来确定源漏区源漏区最小尺寸。最小尺寸。源源漏区尺寸越小，寄生电容以及漏电就越小。漏区尺寸越小，寄生电容以及漏电就越小。 MOS管的管的源漏区具源漏区具有可互换性。有可互换性。 对于对于W/L较大
7、的器件一般采用叉指状较大的器件一般采用叉指状图形。图形。CMOS门电路设计举例门电路设计举例 设计一个双输入端与非门设计一个双输入端与非门 设计考虑四个方面：设计考虑四个方面： 1，高低电平不用考虑；，高低电平不用考虑； 2，以工作频率为依据，根据速度和工艺水，以工作频率为依据，根据速度和工艺水 平选平选W/L； 3，根据，根据W，L校验校验VNL和和VNH； 4，整个设计均从最坏情况入手。，整个设计均从最坏情况入手。设计过程是：设计过程是：fPVLWkkttfdNMnpnpfr,.,ABFnand2VDD 设设 计计 指指 标标参数参数单位单位最小值最小值典型值典型值最大值最大值VddV9.
8、51010.5VNL3VNH3CLPF15fMHz1VTNV1.01.5VTPV-3.5-3.0tox15001700ncm2/ V.s280290pcm2/ V.s160180Lm10 选上升和下降时间都是选上升和下降时间都是300ns.6-2 版图的版图的布局布线布局布线 思考题思考题1.布局布线的策略是什么布局布线的策略是什么？2. 复用单元设计有什么好处？复用单元设计有什么好处？6.2.1 布局布局1.布局的基本原则布局的基本原则 芯片的布局设计是要解决电路图或逻辑芯片的布局设计是要解决电路图或逻辑图中的每个元件、功能单元在版图中的位置图中的每个元件、功能单元在版图中的位置摆布、压焊点
9、分布、电源线和地线以及主要摆布、压焊点分布、电源线和地线以及主要信号线的走向等。信号线的走向等。 首先确定电路中主要单元（元件）的位首先确定电路中主要单元（元件）的位置，再以主要单元为中心安置次主要单元和置，再以主要单元为中心安置次主要单元和次要单元。次要单元。 相关单元（包括压点）要尽量靠近，以相关单元（包括压点）要尽量靠近，以主要单元为主调整单元（器件）的形状和位主要单元为主调整单元（器件）的形状和位置，方便布线，缩短布线。置，方便布线，缩短布线。6.2.1 布局布局2.布局示例布局示例1 电子表芯片电子表芯片液晶显示译码电路液晶显示译码电路走时电路走时电路定时电路定时电路比较电路比较电路
10、分频电路分频电路振荡器振荡器调节控制电路调节控制电路报时驱动报时驱动6.2.1 布局布局2.布局示例布局示例2 存储器模块存储器模块SRAM存储矩阵存储矩阵输入输出输入输出读写读写控制控制地址地址译码译码6.2.2 布线布线1. 布线基本原则布线基本原则 最常用的布线层有金属、多晶硅和扩最常用的布线层有金属、多晶硅和扩散区，其寄生电阻和寄生电容有所不同。散区，其寄生电阻和寄生电容有所不同。 电源线、地线选择金属层布线，线宽要电源线、地线选择金属层布线，线宽要考虑电流容量（一般考虑电流容量（一般1mA/ m)。 长信号线一般选择金属层布线，应尽量长信号线一般选择金属层布线，应尽量避免长距离平行走
11、线。避免长距离平行走线。 多晶硅布线和扩散区布线不能交叉而多晶硅布线和扩散区布线不能交叉而且要短。必须用多晶硅走长线时，应同时且要短。必须用多晶硅走长线时，应同时用金属线在一定长度内进行短接。用金属线在一定长度内进行短接。6.2.2 布线布线2. 布线示例布线示例6.2.3 优化设计优化设计 1. 源漏区面积优化源漏区面积优化 相邻同型相邻同型MOS管源漏区相连接时管源漏区相连接时采用有源区直接连采用有源区直接连接可以减小源漏区接可以减小源漏区面积，减小寄生电面积，减小寄生电容和漏电，也减小容和漏电，也减小了芯片面积。了芯片面积。 126.2.3 优化设计优化设计 2. 器件排序优化器件排序优
