西北工业大学数集实验4.docx

西北工业大学数集实验4
实验课四组合逻辑的设计
1、使用互补CMOS，实现逻辑表达式：
)(
((+
)
+
+
X)
+
=
A
G
E
F
B
C
D
并要求每条上拉及下拉通路单一串联通路(不包含任何形式的器件并联)的等效电阻与具有下述尺寸的单位反相器相同（所有管子的沟道长度取0.5um）：


NMOS：W/L=1um/0.5um；
PMOS：W/L=3um/0.5um；
①什么样的输入组合可以使所设计的逻辑电路具有最好及最差的上拉特性？什么样的
输入组合可以使其具有最好及最差的下拉特性？
②在输出端接一个10pF的电容，通过仿真确定最好及最差情况下T PHL及T PLH，(仿真
时可采用10ns的上升/下降时间)

最好上拉特性A,B,C,D,E,F导通，内部节点电容被充电，只需G从1变0
最坏上拉特性需要对下拉网络内部节点电容充电即A,B,C,D:1 B,E,F,G从1变为0,此时上拉网络电阻最大
最好下拉特性下拉网络A,B,C,D,E导通，内部节点电容接地，G,F从0变为1，所得到的电容最小，电阻并联得到最小，这时延时最小。
最差下拉特性需要对上拉和下拉网络内部节点电容放电，并且下拉网络单一导通，下拉网络电阻最大得到输入组合：C,D,E,G:0 A,B,F从0变为1


实验课四组合逻辑的设计
1、使用互补CMOS，实现逻辑表达式：
)(
((+
)
+
+
X)
+
=
A
G
E
F
B
C
D
并要求每条上拉及下拉通路单一串联通路(不包含任何形式的器件并联)的等效电阻与具有下述尺寸的单位反相器相同（所有管子的沟道长度取0.5um）：