EDA第5章 时序电路的Verilog设计-2014 第第5章章时序电路的时序电路的Verilog设计设计n5.1.1 D触发器时钟沿锁存器n功能：锁存，传输，使用时钟沿控制n代码：同步和异步异步：异步：跟时钟信号无关，单独起作用；跟时钟信号无关，单独起 2022年06月07日 0 点赞 34 浏览
