EDA第5章 时序电路的Verilog设计-2014 第第5章章时序电路的时序电路的Verilog设计设计n5.1.1 D触发器时钟沿锁存器n功能：锁存，传输，使用时钟沿控制n代码：同步和异步异步：异步：跟时钟信号无关，单独起作用；跟时钟信号无关，单独起 2022年06月07日 0 点赞 33 浏览
《EDA技术与Verilog HDL》清华第2版习题1 第第1章章 EDA技术概述技术概述 11 EDA技术与ASIC设计和FPGA开发有什么关系FPGA在ASIC设计中有什么用途答：EDA技术进行电子系统设计的最后目标，是完成专用集成电路ASIC的设计和 2022年06月07日 0 点赞 56 浏览
