第3章组合线路的逻辑设计
《第3章组合线路的逻辑设计》由会员分享，可在线阅读，更多相关《第3章组合线路的逻辑设计（38页珍藏版）》请在文档大全上搜索。
1、计算机组成原理第第3 3章章 组合线路的逻辑设计组合线路的逻辑设计第第3章章 组合线路的逻辑设计组合线路的逻辑设计3.1 组合逻辑函数及表达式3.2 用于简化逻辑函数的卡诺图3.3 组合逻辑线路的设计3.4 MSI组合电路模块3.6 小结3.1 组合逻辑函数及表达式组合逻辑函数及表达式v使用真值表定义组合逻辑函数 组合逻辑函数： 因变量只是它的自变量的函数，没有时间变量的介入。 没有存储元件，瞬时响应输入信号。 现时输出值唯一由现时输入值决定。 时序逻辑函数： 必须有一个时间参量加入，作为自变量，以反映函数的历史。 必须有存储元件。 使用真值表是定义逻辑函数最简单和精确的方法。3.1 组合逻辑
2、函数及表达式组合逻辑函数及表达式v使用真值表定义组合逻辑函数 逻辑线路：用于处理离散或逻辑信号的线路。 逻辑函数：逻辑线路处理逻辑变量以实现逻辑函数。 逻辑变量：又称为二进制变量，只有两个值0，1 逻辑函数描述其因变量和自变量之间的函数依赖关系。A BF0 F1 F2 F3 F4 F5 F6 F7 F8 F9 F10 F11 F12 F13 F14 F150 00 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 10 0 0 0 1 1 1 1 0 0 0 0 1 1 1 11 00 0 1 1 0 0 1 1 0 0 1 1 0 0 1 11 10 1 0 1 0 1 0 1
3、 0 1 0 1 0 1 0 13.1 组合逻辑函数及表达式组合逻辑函数及表达式v原始组合函数和基本逻辑操作 AND Logic F=AB= AB = AB OR Logic F=AB = AB = A/B NOT Logic F=A3.1 组合逻辑函数及表达式组合逻辑函数及表达式v原始组合函数和基本逻辑操作 XOR Logic F=A B XNOR Logic F=A B NADN Logic F=AB3.1 组合逻辑函数及表达式组合逻辑函数及表达式v原始组合函数和基本逻辑操作 NOR Logic F=AB 上述逻辑都可以推广到多个变量的逻辑操作 F=ABC=ABCF=ABC 也可以组合（与
4、或非逻辑）3.1 组合逻辑函数及表达式组合逻辑函数及表达式3.1 组合逻辑函数及表达式组合逻辑函数及表达式v布尔代数和逻辑表达式 布尔代数是一种处理二进制变量和函数的代数，以19世纪数学家乔治布尔命名。 逻辑表达式是一个代数表达式，由逻辑变量以及对于这些逻辑变量进行的逻辑操作符所组成。 所有逻辑函数都可以表示为3种逻辑操作的函数组合（AND,OR,NOT)3.1 组合逻辑函数及表达式组合逻辑函数及表达式v布尔代数和逻辑表达式3.1 组合逻辑函数及表达式组合逻辑函数及表达式v逻辑代数表示方法 逻辑代数除了用布尔代数表示外，还常常采用另外几种工具来表述，它们是真值表法、逻辑图法、卡诺图法、波形图法
5、、点阵图法和硬件设计语言法。 真值表用表格来表示逻辑函数，它是由逻辑变量的所有可能取值组合及其对应的逻辑函数值所构成的表格。F=A+B？3.1 组合逻辑函数及表达式组合逻辑函数及表达式v逻辑代数表示方法 逻辑图是用规定的图形符号来表示逻辑函数运算关系的网络图形。H=XY+XYH=XY3.1 组合逻辑函数及表达式组合逻辑函数及表达式v逻辑代数表示方法 卡诺图是一种几何图形，用来简化逻辑函数表达式，并将表达式化为最简形式的有用工具。3.1 组合逻辑函数及表达式组合逻辑函数及表达式v逻辑代数表示方法 波形图是用电平的高、低变化来动态表示逻辑变量值变化的图形。3.1 组合逻辑函数及表达式组合逻辑函数及
6、表达式v逻辑代数表示方法 点阵图是早期可编程逻辑器件中直观描述逻辑函数的一种方法。点阵图Y1=DCBA+DCBA+DCBA+DCBA=m2+m3+m6+m7Y2=DCBA+DCBA+DCBA+DCBA=m6+m7+m10+m14Y3=DCBA+DCBA=m4+m14Y4=DCBA+DCBA=m2+m15DCBAm0m1m2m14m153.1 组合逻辑函数及表达式组合逻辑函数及表达式v逻辑代数表示方法 硬件设计语言法是采用计算机高级语言来描述逻辑函数并进行逻辑设计的方法，它应用于可编程逻辑器件中。目前应用最广的硬件设计语言由ABLE-HDL、VHDL等。以3-8译码器为例module decod
7、e(in, out);input 2:0 in;output 7:0 out;assign out0 = (!in2) & (!in 1) & (!in0); assign out1 = (!in2) & (!in 1) & ( in0); assign out2 = (!in2) & ( in 1) & (!in0);assign out3 = (!in2) & ( in 1) & ( in0); assign out4 = ( in2) & (!in 1) & (!in0); assign out5 = ( in2) & (!in 1) & ( in0); assign out6 = (
8、in2) & ( in 1) & (!in0); assign out7 = ( in2) & ( in 1) & ( in0); endmodule3.1 组合逻辑函数及表达式组合逻辑函数及表达式v正则逻辑表达式 逻辑代数表述方法不唯一（真值表法唯一） 引入正则表达式，用于逻辑线路的设计方法中 给定一个逻辑函数的真值表用两种格式写出正则表达式： 积之和：从函数的输出值1写出 和之积：从函数的输出值0写出3.1 组合逻辑函数及表达式组合逻辑函数及表达式v正则逻辑表达式 积之和(sum of products，SOP)：从函数的输出值1写出 和之积(products of sum ，POS) ：
