TMS320C54x的引脚功能、流水线结构和外部总线结构

《TMS320C54x的引脚功能、流水线结构和外部总线结构》由会员分享，可在线阅读，更多相关《TMS320C54x的引脚功能、流水线结构和外部总线结构（43页珍藏版）》请在文档大全上搜索。

1、第第5 5章章 TMS320C54xTMS320C54x的引脚功能、流水线结构和外部总线结构的引脚功能、流水线结构和外部总线结构 第第5章章 TMS320C54x的引脚功能、流水线的引脚功能、流水线结构和外部总线结构结构和外部总线结构 5.1 TMS320C54x的引脚和信号说明的引脚和信号说明 5.2 流水线结构流水线结构 5.3 外部总线结构外部总线结构 第第5 5章章 TMS320C54xTMS320C54x的引脚功能、流水线结构和外部总线结构的引脚功能、流水线结构和外部总线结构 5.1 TMS320C54x的引脚和信号说明的引脚和信号说明 TMS320C54x DSP基本上都采用超薄的

2、塑料或陶瓷四方扁平封装(TQFP)，也有其他封装形式。图5-1所示 是 T M S 3 2 0 C 5 4 1 的 引 脚 图 。 本 节 重 点 描 述TMS320C541芯片的引脚功能。第第5 5章章 TMS320C54xTMS320C54x的引脚功能、流水线结构和外部总线结构的引脚功能、流水线结构和外部总线结构 图5-1 TMS320C541的引脚图 100 A999A898A797A696A595A494A393A292A191A090DVDD89VSS88VSS87CVDD86D1585A1484D1383D1282D1181D1080D979D878D777D676DVDDVSS1

3、A10 2A11 3A12 4A13 5A14 6A15 7CVDD8VSS9VSS10SVDD11READY 12PS13DS14IS15R/W 16MSTRB 17IOSTRB 18MSC 19XF20HOLDA 21IAQ 22HOLD 23BIO 24MP/MC 2575D574D473D372D271D170RS69X2/CLKIN68X167CLKOUT66VSS65CVDD64VSS63TMS62TCK61TRST60TDI59TDO58EMU1/OFF5756EMU055TOUT54CNT53CLKMD352CLKMD251CLKMD1D0VSS50VSS26CLKR 027C

4、LKR 128FSR 0293031323334VSS35CVDD36FSX137DVDD38VSS39DX140IACK41NMI42INT043444546CVDD474849FSR 1DR 0DR 1CLKX 0CLKX 1INT1INT2INT3DX0FSX0第第5 5章章 TMS320C54xTMS320C54x的引脚功能、流水线结构和外部总线结构的引脚功能、流水线结构和外部总线结构 1地址、数据总线及其控制信号 A15A0： 16 位地址总线， 用于对片外数据、 程序存储器及 I/O 寻址。 D15D0：16 位数据总线。在 CPU 内核、片外数据、程序存储器或I/O 器件之间传送

5、数据。 DS、PS、IS：数据、程序和 I/O 空间选择信号。 MSTRB、IOSTRB：外部存储器、I/O 空间选通信号。 READY、R/W：数据准备好及读写信号。 HOLD、HOLDA：保持输入信号、保持响应信号。 MSC：微状态完成信号。 IAQ：指令获取信号。 第第5 5章章 TMS320C54xTMS320C54x的引脚功能、流水线结构和外部总线结构的引脚功能、流水线结构和外部总线结构 2初始化、中断和复位信号 0INT3INT：外部可屏蔽中断请求信号。 IACK：中断响应信号。 NMI：非屏蔽中断请求信号。 RS：复位信号。 MP/MC：微处理器/微型计算机方式选择引脚。 CNT

6、：I/O 电平选择引脚。 第第5 5章章 TMS320C54xTMS320C54x的引脚功能、流水线结构和外部总线结构的引脚功能、流水线结构和外部总线结构 3多处理信号 BIO：控制分支转移的输入信号。 XF：外部标志输出端(软件可控信号)，可用于指示 DSP 状态和同其他 CPU 握手。 第第5 5章章 TMS320C54xTMS320C54x的引脚功能、流水线结构和外部总线结构的引脚功能、流水线结构和外部总线结构 4振荡器及定时信号 CLKOUT、TOUT：主时钟输出信号、定时器输出信号。 CLKMD1CLKMD3：3个外部/内部时钟工作方式输入信号，可以预置DSP的时钟比。 X2/CLK

7、IN、X1：晶振到内部振荡器的输入引脚、内部振荡器到外部晶振的输出引脚。第第5 5章章 TMS320C54xTMS320C54x的引脚功能、流水线结构和外部总线结构的引脚功能、流水线结构和外部总线结构 5主机接口(HPI)信号(TMS320C542/545/548等具有)HD0HD7：HPI双向并行数据总线。HCNTL0、HCNTL1：HPI控制信号。HBIL：HPI字节确认输入。HCS：HPI 片选信号。 1HDS、2HDS、HAS：HPI 数据选通信号、地址选通信号。 HR/W、HRDY：HPI 读/写信号、HPI 准备好信号。 HINT：HPI 中断输出信号。 HPIENA：HPI 模块

8、选择信号。 第第5 5章章 TMS320C54xTMS320C54x的引脚功能、流水线结构和外部总线结构的引脚功能、流水线结构和外部总线结构 6串口信号 CLKR0、CLKR1：接收时钟。 CLKX0、CLKX1：发送时钟。 DR0、DR1：串行口数据接收端。 DX0、DX1：串行口数据发送端。 FSR0、FSR1：用于接收输入的帧同步脉冲。 FSX0、FSX1：用于发送的帧同步脉冲。 7电源信号 CVDD、DVDD、VSS：CPU内核电源电压、I/O引脚的电源电压和器件地。第第5 5章章 TMS320C54xTMS320C54x的引脚功能、流水线结构和外部总线结构的引脚功能、流水线结构和外部

9、总线结构 8IEEE 1149.1测试引脚 TCK：测试时钟。 TMS：测试方式选择端。 TRST：测试复位信号。 TDI、TDO：测试数据输入/输出端。 EMU0、EMU1/OFF：仿真器中断 0 引脚、仿真器中断 1 引脚/关断所有的输出端。 第第5 5章章 TMS320C54xTMS320C54x的引脚功能、流水线结构和外部总线结构的引脚功能、流水线结构和外部总线结构 5.2 流流 水水 线线 结结 构构 1流水线概述 指令流水线包括执行指令时发生的一系列总线操作。TMS320C54x的流水线有6个独立的阶段：程序预取指、取指、指令译码、寻址、读和执行指令。由于这6个阶段是独立的，因此这

10、些操作有可能重叠。在任意给定的周期里，可能有16条不同的指令是激活的，每一条指令都处于不同的阶段。图5-2说明了对于单字、单周期指令，在没有等待状态情况下6级流水线的操作。第第5 5章章 TMS320C54xTMS320C54x的引脚功能、流水线结构和外部总线结构的引脚功能、流水线结构和外部总线结构 图5-2 6级流水线的操作 NCLKOUT1预取指P取指F译码D寻址A读R执行XN1N2N3N4N5N1NN1N2N3N4N2N1NN1N2N3N3N2N1NN1N2N4N3N2N1NN1N5N4N3N2N1N第第5 5章章 TMS320C54xTMS320C54x的引脚功能、流水线结构和外部总线

11、结构的引脚功能、流水线结构和外部总线结构 图5-2 6级流水线的操作 这6级流水线的功能如下： 预取指(Prefetch)：将所要取指的地址放在程序地址总线(PAB)上。 取指(Fetch)：从程序总线(PB)上取指令字，并装入指令寄存器(IR)。 译码(Decode)：对IR中的内容译码，产生执行指令所需要的一系列控制信号。第第5 5章章 TMS320C54xTMS320C54x的引脚功能、流水线结构和外部总线结构的引脚功能、流水线结构和外部总线结构 寻址(Access)：数据地址产生单元(DAGEN)在数据地址总线(DAB)上输出读操作数的地址。如果还需要第二个操作数，则在另一个数据地址总