清华计算机组成原理习题课课件提高题1-6章

《清华计算机组成原理习题课课件提高题1-6章》由会员分享，可在线阅读，更多相关《清华计算机组成原理习题课课件提高题1-6章（38页珍藏版）》请在文档大全上搜索。

1、2022-6-1计算机组成原理1 2.2A 你知道有几种进位链电路？各有什么特点？你知道有几种进位链电路？各有什么特点？若机器字长为若机器字长为32位，画出最快的一种进位链框图，位，画出最快的一种进位链框图，并在框图中标出每一个进位的名称。并在框图中标出每一个进位的名称。 2.3B 设寄存器位数为设寄存器位数为16位（含一位符号位），位（含一位符号位），若机器完成一次加法和移位各需若机器完成一次加法和移位各需100ns，则实现则实现Booth算法最多需多少算法最多需多少ns?实现补码除法时，若将实现补码除法时，若将上商和移位同时进行，则供需多少上商和移位同时进行，则供需多少ns? 2.4B 6

2、4位的全加器，以位的全加器，以4位为一组，位为一组，16位为一大位为一大组，大组内包含组，大组内包含4个小组。设与非门的级延迟时个小组。设与非门的级延迟时间为间为20ns,与或非门的级延迟时间为与或非门的级延迟时间为30ns 。当当Gi (Gi =Ai Bi)和和Pi(Pi=Ai+Bi)形成后，采用单重分形成后，采用单重分组跳跃进位链和双重分组跳跃进位链，产生全部组跳跃进位链和双重分组跳跃进位链，产生全部进位的时间分别为多少进位的时间分别为多少ns ？2022-6-1计算机组成原理2 答：通常并行进位链有单重分组和双重分组两种实现方答：通常并行进位链有单重分组和双重分组两种实现方案。案。 单重

3、分组跳跃进位单重分组跳跃进位 就是将就是将n位全加器分成若干位全加器分成若干组，小组内的进位同时产生，小组与小组之间采用串行组，小组内的进位同时产生，小组与小组之间采用串行进位，这种进位又有组内并行、组间串行之称。如果将进位，这种进位又有组内并行、组间串行之称。如果将16位的全加器按位的全加器按4位一组分组（即位一组分组（即4个个74181形成的形成的16位位全加器），它们是组内并行，组间串行便可得单重分组全加器），它们是组内并行，组间串行便可得单重分组跳跃进位链框图。跳跃进位链框图。 双重分组跳跃进位链双重分组跳跃进位链 就是将就是将n位全加器分成几个大组，位全加器分成几个大组，每个大组又包

4、含几个小组，而每个大组内所包含的各每个大组又包含几个小组，而每个大组内所包含的各个小组的最高进位是同时形成的，大组与大组间采用串个小组的最高进位是同时形成的，大组与大组间采用串行进位。因各小组最高进位是同时形成的，小组内的行进位。因各小组最高进位是同时形成的，小组内的其它进位也是同时形成的，故有小组内并行、小组兼其它进位也是同时形成的，故有小组内并行、小组兼并型、大组间串行之称。如使用并型、大组间串行之称。如使用8个个74181和两个和两个74182芯片构成的芯片构成的32位并行加法器。两个位并行加法器。两个74182之间是串型的。之间是串型的。详见高等教育出版社出版唐朔非编著的计算机组成原理

5、。详见高等教育出版社出版唐朔非编著的计算机组成原理。2022-6-1计算机组成原理3 2.5B 64位的全加器，以位的全加器，以4位为一小组，位为一小组，16位为一大组，位为一大组，大组内包含大组内包含4个小组。设全加器的进位延迟时间为个小组。设全加器的进位延迟时间为20ns,求和延迟时间为求和延迟时间为30ns，小组内并行进位的延迟时间、大小组内并行进位的延迟时间、大组内和大组间的并行进位的延迟时间均为组内和大组间的并行进位的延迟时间均为20ns。求：求： 1）该加法器采用串行进位方式时，完成一次加法需）该加法器采用串行进位方式时，完成一次加法需要多少时间？要多少时间？ 2）该加法器采用单级

6、分组时，小组内采用并行进位，）该加法器采用单级分组时，小组内采用并行进位，小组间采用串行进位，完成一次加法需要多少时间？小组间采用串行进位，完成一次加法需要多少时间？ 3）该加法器采用两级分组时，小组内采用并行进位，）该加法器采用两级分组时，小组内采用并行进位，大组内也采用并行进位，大组件采用串行进位，完成一大组内也采用并行进位，大组件采用串行进位，完成一次加法需要多少时间？次加法需要多少时间？ 4）该加法器采用两级分组时，小组内、大组内和大组）该加法器采用两级分组时，小组内、大组内和大组间均采用并行进位时，完成一次加法需要多少时间？间均采用并行进位时，完成一次加法需要多少时间？2022-6-

7、1计算机组成原理4 3.7B 若机器数字长若机器数字长16位（含一位符号位），当位（含一位符号位），当机器做原码一位乘除和补码机器做原码一位乘除和补码Booth算法一位乘除算法一位乘除时，其加法和移位的次数最多次数各为多少？时，其加法和移位的次数最多次数各为多少？ 3.8B 设设32为长的浮点数，其中阶符为长的浮点数，其中阶符1位，阶码位，阶码7位，数符位，数符1位，尾数位，尾数23位。分别写出机器数采用位。分别写出机器数采用原码和补码表示时，所对应的最接近原码和补码表示时，所对应的最接近0的十进制的十进制负数。负数。 3.9B 在整数定点机中，若寄存器的内容为在整数定点机中，若寄存器的内容为

8、80H，当它分别代表原码、补码、反码和无符号数时，当它分别代表原码、补码、反码和无符号数时，所对应的十进制数各为多少？所对应的十进制数各为多少？ 3.10A 将将4位有效信息位有效信息1001编成循环冗余校验码，编成循环冗余校验码，已知生成多项式为已知生成多项式为X3+ X1+ X0 即即1011，要求写出，要求写出编写过程。编写过程。 （1001110）2022-6-1计算机组成原理5 3.11B 已知两个浮点数已知两个浮点数 X=0011,01001; Y=1111,01011。它们的阶码均为它们的阶码均为4位（含一位阶位（含一位阶符）补码，尾数为符）补码，尾数为5位原码（含一位尾符）按要

9、位原码（含一位尾符）按要求求出求求出：1.列出求列出求X/Y的运算步骤；的运算步骤； 2.采用不恢复余数法求出商及余数；采用不恢复余数法求出商及余数； 3.并对结果进行规格化及舍入处理。并对结果进行规格化及舍入处理。 2022-6-1计算机组成原理6 3.12 已知已知X-0.00101100，Y-0.00011110采用变形补码求采用变形补码求X补补+Y补。补。将运算结果表示成浮点变形补码规格化数。其中阶码将运算结果表示成浮点变形补码规格化数。其中阶码为为3位补码，尾数为位补码，尾数为8位补码（均不含符号位）位补码（均不含符号位）解答：解答：解解X补补Y补。补。X补补11.11010100，

10、Y补补11.11100010；X补补+Y补补11.11010100+11.1110001011.10110110。表示成规格化浮点数。表示成规格化浮点数。结果为：尾数为结果为：尾数为11.01101100，阶码为，阶码为11111。 2022-6-1计算机组成原理7 3.13 设设X2-0110.110100，Y2-100-0.101110。按按下列运算步骤求下列运算步骤求XY补补 ，其中阶码，其中阶码4位（含位（含1位符号位符号位），尾数位），尾数7位（含位（含 1位符号位）。位符号位）。求阶差求阶差对阶对阶尾数运算尾数运算结果规格化结果规格化解答：解答：阶差阶差E为为1。对阶。对阶。Y的阶

11、码小，应使的阶码小，应使Y的尾数右移的尾数右移1位，阶码加位，阶码加1。此。此时时X的阶码为的阶码为11101，尾数为，尾数为11.101001。尾数求和。尾数求和。00.110100+11.10100100.011101。规格化处理。规格化处理。结果符号与最高位相同，执行左规。结果符号与最高位相同，执行左规。结果尾数为结果尾数为00.111010，阶码为，阶码为11100。2022-6-1计算机组成原理8 3.14 3.14 设设X=X=（12.512.5）1010，Y=Y=（0.50.5）1010，分别给，分别给出两数的出两数的IEEE754IEEE754单精度浮点数表示（可用十六单精度浮