电子技术课程设计第十章

《电子技术课程设计第十章》由会员分享，可在线阅读，更多相关《电子技术课程设计第十章（26页珍藏版）》请在文档大全上搜索。

1、电工电子综合课程设计教学进度计划48课时一、前期知识点补习：1、电子元件识别与测量技能；2、课程设计所需的电工技术理论与实验补习；3、课程设计所需的相关电子技术实验补习；4、课程设计所需的仪表使用（示波器、万用表）610课时5、相关的仿真软件的学习；演示2课时二、电工技术综合课程设计项目（讲解）1、基础照明电路的设计与安装； 24课时2、电压表、电流表、欧姆表的设计； 46课时3、电机控制电路的设计； 24课时三、电子技术综合课程设计项目（任选一制作）、局部电路的设计：1、晶体管放大器的设计；2、场效应管源极跟随器的设计；3、差分放大器的设计；4、RC有源滤波器的设计、整体项目的设计：1、串联

2、稳压电源的设计；2、函数信号发生器（信号源）的设计；3、汽车、摩托车电瓶充电器的设计；4、音频功率放大器（有源音响）的设计；主讲：阎峻岭主讲：阎峻岭科创学院机电实训部科创学院机电实训部多功能数字钟电路设计 学习要求 掌握数字电路系统的设计方法、装调技术及数字钟的功能扩展电路的设计 一、数字钟的功能要求 基本功能 准确计时，以数字形式显示时、分、秒的时间 小时的计时要求为“12翻1”，分和秒的计时要求为60进位 校正时间 扩展功能 定时控制 仿广播电台正点报时 报整点时数 触摸报整点时数 二、数字钟电路系统的组成框图 主体电路扩展电路时显示器时译码器时计数器分显示器分译码器分计数器校时电路振荡器

3、分频器秒显示器秒译码器秒计数器定时控制仿电台报时报整点时数触摸整点报时1s数字钟电路系统由主体电路和扩展电路两大部分所组成 振荡器产生的稳定的高频脉冲信号，作为数字钟的时间基准，再经分频器输出标准秒脉冲 秒计数器计满60后向分计数器进位 分计数器计满60后向小时计数器进位 小时计数器按照“12翻1”规律计数 计数器的输出经译码器送显示器 计时出现误差时可以用校时电路进行校时、校分、校秒 扩展电路必须在主体电路正常运行的情况下才能进行功能扩展 三、主体电路的设计与装调 主体电路是由功能部件或单元电路组成的。在设计这些电路或选择部件时，尽量选用同类型的器件，如所有功能部件都采用TTL集成电路或都采

4、用CMOS集成电路。整个系统所用的器件种类应尽可能少。下面介绍各功能部件与单元电路的设计。 1. 振荡器的设计 振荡器是数字钟的核心。振荡器的稳定度及频率的精确度决定了数字钟计时的准确程度，通常选用石英晶体构成振荡器电路。一般来说，振荡器的频率越高，计时精度越高。 11voRF22MJT32768HzR150kC220pFC13/22pF 如图所示为电子手表集成电路（如5C702）中的晶体振荡器电路，常取晶振的频率为32768Hz，因其内部有15级2分频集成电路，所以输出端正好可得到1Hz的标准脉冲 1. 振荡器的设计 C20.01FC10.1FR25.1kRP10kR12k5V8415762

5、5553vo1ms 如果精度要求不高也可以采用第二章介绍的由集成逻辑门与RC组成的时钟源振荡器或由集成电路定时器555与RC组成的多谐振荡器。这里设振荡频率fo =103Hz 2. 分频器的设计 分频器的功能主要有两个 产生标准秒脉冲信号 提供功能扩展电路所需要的信号，如仿电台报时用的1kHz的高音频信号和500Hz的低音频信号等 z选用3片中规模集成电路计数器74LS90可以完成上述功能z因每片为1/10分频，3片级联则可获得所需要的频率信号 z即第1片的Q0端输出频率为500Hz，第2片的Q3端输出为10Hz，第3片的Q3端输出为1Hz3. 时分秒计数器的设计 分和秒计数器都是模M=60的

6、计数器 其计数规律为0001585900 选74LS92作十位计数器，74LS90作个位计数器，再将它们级联组成模数M=60的计数器 时计数器是一个“12翻1”的特殊进制计数器 即当数字钟运行到12时59分59秒时，秒的个位计数器再输入一个秒脉冲时，数字钟应自动显示为01时00分00秒，实现日常生活中习惯用的计时规律 选用74LS191和74LS74，其电路见本章第三节 4. 校时电路的设计 当数字钟接通电源或者计时出现误差时，需要校正时间（或称校时）校时是数字钟应具备的基本功能。一般电子手表都具有时、分、秒等校时功能 为使电路简单，这里只进行分和小时的校时 z对校时电路的要求是 y在小时校正

7、时不影响分和秒的正常计数y在分校正时不影响秒和小时的正常计数 z校时方式有“快校时”和“慢校时”两种 y “快校时”是，通过开关控制，使计数器对1Hz的校时脉冲计数 y“慢校时”是用手动产生单脉冲作校时脉冲 3.3k&至时个位计数器&至分个位计数器&11分十位进位脉冲秒十位进位脉冲3.3kC20.01FC10.01FS2S1校时脉冲5VS1为校“分”用的控制开关 S2为校“时”用的控制开关 校时脉冲采用分频器输出的1Hz脉冲 当S1或S2分别为“0”时可进行“快校时” 如果校时脉冲由单次脉冲产生器（见第二章第四、五节）提供，则可以进行“慢校时” 需要注意的是，校时电路是

8、由与非门构成的组合逻辑电路，开关S1或S2为“0”或“1”时，可能会产生抖动，接电容C1、C2可以缓解抖动。必要时还应将其改为去抖动开关电路（见第二章第三节）5. 主体电路的装调 3.3k&11分十位进位脉冲秒十位进位脉冲3.3k0.01FS2S1校时脉冲5V&0.01F1Hz0.01F0.1F5.1k10k2k841576255531kHz500Hz5V1211Q0Q374LS90(1)14126CPACPBR0(1)R9(1)Q0Q374LS90(2)CPACPBR0(1)R9(1)Q0Q374LS90(3)CPACPBR0(1)R9(1)10Hz74LS48(6) A3

9、A2 A1 A0621774LS48(5) A3 A2 A1 A074LS48(4) A3 A2 A1 A074LS48(3) A3 A2 A1 A074LS48(2) A3 A2 A1 A074LS48(1) A3 A2 A1 A0 Q3 Q2 Q1 Q074LS90(4)CPACPBR0(1)R9(1)74LS92(1)CPACPBR0(1)74LS90(5)CPACPBR0(1)R9(1)74LS92(2)CPACPBR0(1) Q3 Q2 Q1 Q0 Q3 Q2 Q1 Q0 Q3 Q2 Q1 Q074LS191 Q3 Q2 Q1 Q0 LD U/D11&7623 D3 D2 D

10、1 D0 G CP52313.3k5V1Q1D1Q1CP119 101511441Hz74LS74g a3 8g a3 8g a3 8g a3 8g a3 8g a3 8BS202651RD9 111291149 由数字钟系统组成框图按照信号的流向分级安装，逐级级联，这里的每一级是指组成数字钟的各功能电路 级联时如果出现时序配合不同步，或尖峰脉冲干扰，引起逻辑混乱，可以增加多级逻辑门来延时 如果显示字符变化很快，模糊不清，可能是由于电源电流的跳变引起的，可在集成电路器件的电源端VCC加退耦滤波电容。通常用几十微法的大电容与0.01F的小电容相并联 经过联调并纠正设计方案中的错误和不足之处后，再

11、测试电路的逻辑功能是否满足设计要求。最后画出满足设计要求的总体逻辑电路图，如图所示 如果因实验器材有限，则其中秒计数器的个位和时计数器的十位可以采用发光二极管指示，因而可以省去2片译码器和2片数码显示器 除了振荡和译码显示部分外，其它各功能都可以用GAL16V8来实现。四、功能扩展电路的设计 定时控制电路的设计 仿广播电台正点报时电路的设计 报整点时数电路的设计 触摸报整点时数电路的设计 定时控制电路的设计仿广播电台正点报时电路的设计报整点时数电路的设计触摸报整点时数电路的设计1. 定时控制电路的设计 数字钟在指定的时刻发出信号，或驱动音响电路“闹时”；或对某装置的电源进行接通或断开“控制”。