第六章 单片机并行扩展技术.

《第六章 单片机并行扩展技术.》由会员分享，可在线阅读，更多相关《第六章 单片机并行扩展技术.（58页珍藏版）》请在文档大全上搜索。

1、第六章第六章 MCS-51MCS-51并行扩展技术并行扩展技术南工大 信息学院 电子系 2009-04-196-1 存储器总线扩展存储器总线扩展6-2 IO扩展扩展主主 要要 内内 容容一、MCS-51总线扩展结构1、单片机系统结构6-1 存储器扩展存储器扩展2、单片机总线扩展结构（1） 地址线与存储器容量的关系地址线与存储器容量的关系A7A0：8根地址线，有28=256个单元A9A0：10根地址线，有210=1KBA10A0：11根地址线，有211=2KA11A0：12根地址线，有212=4KA12A0：13根地址线，有213=8K等等（2）16位地址位地址/8位数据的形成位数据的形成51系

2、列单片机P0口和P2口既是通用I/O口，同时 P0P0口还是分时复用分时复用的双向数据总线双向数据总线和低低8 8位地址总线位地址总线（一般需要加一级锁存器），而P2P2口则是高高8 8位地址总位地址总 线线。低8位地址和数据的区分：ALE高电平信号与P0口有效地址信号同时出现，ALE下降沿时锁存低8位地址，ALE低电平时P0口为数据。 高8位地址的形成：有P2口送出高8位地址，A15A8，在执行MOVX、MOVC指令时P2口数据作为地址送出，常用来作为RAM、ROM的片选信号。（3）地址锁存器）地址锁存器-74LS373 （8D三态同相锁存器）引脚功能： D7D0：8位并行数据输入端Q7Q0

3、：8位并行数据输出端 G：为1时D端数据 = Q端数据，为0时Q端数据保持。 ：片选端，低电平有效OE 74LS373的引脚和示意图：真值表： G D Q LHHH LHLLLL不变H 高阻OE -半导体存储器的分为：RAM和ROM (1) RAM分为静态RAM（SRAM）和动态RAM（DRAM）两种。 SRAM: 读写速度快，但是成本高；所以只在要求很苛刻 的地方使用，譬如CPU的一级缓冲，二级缓冲 ； DRAM：速度比SRAM慢但还是要比ROM快，目前计算 机内的主存储器都是DRAM。种类比较多： SDRAM，DDR RAM， DDR SDRAM (2) ROM ： ROM ，EPROM

4、，EEPROM ，FLASH 3、典型RAM和ROM芯片6116-2K SRAM6116-2K SRAM6116引脚功能A0A10地址线 CE选片 OE读D0D7数据线A7A6A5A4A3A2A1A0D0D1D2GNDVccA8A9WEOEA10CED7D6D5D4D36116写 WE 3）6116的引脚结构 有Intel公司的2716(2K2716(2K8)8)、2732(42732(4 K K8)8)、 2764(82764(8 K K8)8)、27128(1627128(16 K K8)8)、 27256(3227256(32 K K8)8)、27512(6427512(64 K K8)

5、8)等。等。2732-4K EPROM2732-4K EPROM27322732引脚功能引脚功能A0-A11地址线 CE选片 OE/Vpp输出允许/编程电源O0-O7数据线A7A6A5A4A3A2A1A0O0O1O2GNDVccA8A9A11OE/VppA10CEO7O6O5O4O327324）典型的EPROM芯片1、存储器扩展的基本问题。1）扩展容量：16根地址线最大可扩展到64K2）扩展要解决的问题：地址线、扩展芯片在64K范围内所占的地址范围3）存储器扩展的编址：存储芯片片的选择、片内单元的编址4）选择芯片的方法：片选技术2、存储器扩展的片选技术一般产生片选有两种方法: 线选法线选法和和

6、译码译码法。法。二、存储器扩展的基本方法（1 1）线选法）线选法 线选法用低位地址线对片内的存储单元进行寻址，所需的地址线由片内地址线决定，用余下的高位地址线分别接至芯片的片选端，以区分各芯片的地址范围。例如要扩展8K容量的外RAM，地址线和片选如下：地址线地址线：loglog2 2(8(8 K)K)loglog2 2（2 21313）1313条条(A(A1212A A0 0) )片选线：余下的A15A13分别接至芯片的片选端。A15A13轮流 出现低电平，可保证一次只选一片。用线选法扩展存储器的缺点 各芯片间地址不连续。而习惯上使用连续地址,如24K范围地址从0000H到5FFFH。 有相当

7、数量的地址不能使用,否则造成片选混乱。 例例 扩展三片2K存储芯片，试用线选法给出接线图和地址。 分析：显然要11根地址线和3根片选线，分配如下低位地址线：P0.7P0.0-A7A0，P2.2P2.0-A10A8，合成11根地址线；高位地址线：P2.5、P2.4、P2.3-A13、A12、A11，作3片的片选，余下： P2.7、P2.6不用，取00扩展接线结构如图：编址： P2.7、P2.6、P2.5、P2.4、P2.3、P2.2、P2.1、P2.0 P0.7P0.0 1号片 00 1 1 0 0 0 0 00H 00 1 1 0 1 1 1 FFH2号片 00 1 0 1 0 0 0 00H

8、 00 1 0 1 1 1 1 FFH3号片 00 0 1 1 0 0 0 00H 0 0 0 1 1 1 1 1 FFH 显然，三片的地址范围是：1号片 3000H37FFH2号片 2800H2FFFH3号片 1800H1FFFH（2）译码法 译码法将低位地址总线直接连至各芯片的地址线,将高位地址总线经地址译码器译码后作为各芯片的片选信号。 一般使用2/4译码器、3/8译码器，对P2口高位地址线进行译码，适用于大规模扩展。 2/4译码器、3/8译码器的引脚图：如图所示 74LS139 74LS138ABCG2AG2BGY7GNDVccY0Y1Y2Y3Y4Y5Y61 162 153 144 1

9、35 126 117 108 9 1G1A1B1Y01Y11Y21Y3GNDVcc2G2A2B2Y02Y12Y22Y31 162 153 144 135 126 117 108 9138 74LS138真值表例如：在上例中同样扩展三片2K存储芯片，采用译码法低位地址线：同前P0口A7A0，P2口A10A8，合成作为11根地址线2/4译码器作为片选高位地址线：P2口A12、A11，作为译码器输入，利用2/4译 码输出端Y0、 Y1、 Y2作为片选。三个信号作为 3片芯片的片选，实际上可选4片，本例只需3片扩展接线结构如图：编址： P2.7、P2.6、P2.5、P2.4、P2.3、P2.2、P2.

10、1、P2.0 P0.7P0.0 1号片 00 0 0 0 0 0 0 00H 00 0 0 0 1 1 1 FFH2号片 00 0 0 1 0 0 0 00H 00 0 0 1 1 1 1 FFH3号片 00 0 1 0 0 0 0 00H 0 0 0 1 0 1 1 1 FFH 显然，三片的地址范围是：1号片 0000H07FFH2号片 0800H0FFFH3号片 1000H17FFH3/8译码器作为片选高位地址线：P2口A13、A12、A11，作为译码器输入，利用 3/8译码输出端Y0、 Y1、Y2三个信号作为 3片 芯片的片选，实际上可选8片，本例只需3片扩展接线结构如图：编址： P2.

11、7、P2.6、P2.5、P2.4、P2.3、P2.2、P2.1、P2.0 P0.7P0.0 1号片 00 0 0 0 0 0 0 00H 00 0 0 0 1 1 1 FFH2号片 00 0 0 1 0 0 0 00H 00 0 0 1 1 1 1 FFH3号片 00 0 1 0 0 0 0 00H 0 0 0 1 0 1 1 1 FFH 显然，三片的地址范围是：1号片 0000H07FFH2号片 0800H0FFFH3号片 1000H17FFH三、存储器扩展实例 1、 扩展外ROM1）扩展一片4K容量的EPROM，2732地址线：A11A0，共12根，接8031的P2.3.P2.0，P0.7