第三章 组合逻辑电路的概念与原理及实际应用.
《第三章 组合逻辑电路的概念与原理及实际应用.》由会员分享，可在线阅读，更多相关《第三章 组合逻辑电路的概念与原理及实际应用.（88页珍藏版）》请在文档大全上搜索。
1、第三章：组合逻辑电路第三章：组合逻辑电路第三章：组合逻辑电路第三章：组合逻辑电路3.1 3.1 组合逻辑电路的分析与设计组合逻辑电路的分析与设计 组合逻辑电路的特点是：输出与输入之间没有反馈；电路不具有记忆功能；电路在结构上是由基本门电路组成。组合逻辑电路框图如图3.1所示。第三章：组合逻辑电路第三章：组合逻辑电路 从图3.1可知，它有n个输入端，m个输出端。对于输出端的状态，仅决定于此刻n个输入端的状态。输出与输入之间的关系可用m个逻辑函数式来进行描述，即Z1=f 1(x1，x2，xn)Z2=f 2(x1，x2，xn)Zm=f m(x1，x2，xn)图3.1 组合逻辑电路框图第三章：组合逻辑
2、电路第三章：组合逻辑电路3.1.1 3.1.1 组合逻辑电路的分析组合逻辑电路的分析组合逻辑电路分析的步骤如下：(1) 根据已知的逻辑电路图，利用逐级递推的方法，得出逻辑函数表达式。(2) 化简逻辑函数表达式(利用公式法或卡诺图法)。(3) 列出真值表。(4) 说明电路的逻辑功能。第三章：组合逻辑电路第三章：组合逻辑电路【例【例3-13-1】分析图3.2所示组合逻辑电路的功能。解：解：(1) 根据逻辑电路图写出逻辑表达式为1YAB21YA YA ABA B31YYBAB BA B23YYY图3.2 组合逻辑电路第三章：组合逻辑电路第三章：组合逻辑电路(2) 化简逻辑函数表达式23YYYA B
3、A BABABAB第三章：组合逻辑电路第三章：组合逻辑电路(3) 列真值表，如表3.1所示。(4) 说明电路的功能。由真值表可知，该电路完成了“异或”运算功能。第三章：组合逻辑电路第三章：组合逻辑电路3.1.2 3.1.2 组合逻辑电路的设计组合逻辑电路的设计组合逻辑电路设计的步骤如下：(1) 根据给定的逻辑功能要求，列出真值表。(2) 根据真值表写出输出逻辑函数表达式。(3) 化简逻辑函数表达式。(4) 根据表达式画出逻辑图。第三章：组合逻辑电路第三章：组合逻辑电路【例【例3-23-2】某职业技术学校进行职业技能测评，有3名评判员。一名主评判员A，两名副评判员B和C。测评通过按照少数服从多数
4、的原则，若主评判员判为合格也通过，设计出该逻辑电路。解：解：(1)设A、B和C取值为“1”时表示评判员判合格；为“0”则表示判不合格。输出Y为“1”时表示学生测评通过；为“0”则表示测评不通过。根据题意列真值表如表3.2所示。第三章：组合逻辑电路第三章：组合逻辑电路第三章：组合逻辑电路第三章：组合逻辑电路(2) 根据真值表写出逻辑函数表达式。(3) 化简逻辑函数。利用卡诺图法化简，如图3.3所示。(4) 根据逻辑函数表达式画出逻辑图，如图3.4所示。第三章：组合逻辑电路第三章：组合逻辑电路注意：若本题要求用 “与非”门来设计逻辑电路图，则需要将表达式转换为然后画出逻辑图，如图3.5所示。第三章
5、：组合逻辑电路第三章：组合逻辑电路3.2 3.2 编码器编码器 编码是指以二进制码来表示给定的数字、字符或信息。实现编码功能的数字逻辑电路称为编码器。3.2.1 3.2.1 二进制编码器二进制编码器下面以74LS148集成电路编码器为例进行介绍。第三章：组合逻辑电路第三章：组合逻辑电路图3.6 74LS148优先编码器 74LS148是8线3线优先编码器。图3.6所示是74LS148的引脚排列及逻辑符号，其中 为输入信号端， 是使能输入端， 是3个输出端， 和 是用于扩展功能的输出端。0I7IS0Y2YSYEXY第三章：组合逻辑电路第三章：组合逻辑电路 74LS148编码器的功能如表3.3所示
6、。第三章：组合逻辑电路第三章：组合逻辑电路 从表3.3可知，输入和输出均为低电平有效。当使能输入端 =1时，编码器禁止编码；只有 =0时允许编码。输入中 优先级为最高， 优先级最低，即只要 =0，此时其他输入端即使为0，输出只对 编码，对应的输出为 。 为使能输出端。在 =0允许工作时，如果 端有信号输入， =1；若 端无信号输入时， =0。 为扩展输出端，当 =0时，只要有编码信号， 就是低电平。利用 、 和 3个特殊功能端可以将编码器进行扩展。SS7I0I7I7I210000Y Y Y SYS0I7IsY0I7IsYEXYSEXYSsYEXY第三章：组合逻辑电路第三章：组合逻辑电路其引脚排
7、列及逻辑符号图如图3.7所示。3.2.2 3.2.2 二二- -十进制编码器十进制编码器下面介绍74LS147二-十进制(8421)优先编码器。74LS147编码器有9个输入端( )，有4个输出端( )。1I9I3210Y Y Y Y第三章：组合逻辑电路第三章：组合逻辑电路图3.7 74LS147优先编码器第三章：组合逻辑电路第三章：组合逻辑电路74LS147优先编码器的功能表如表3.4所示。第三章：组合逻辑电路第三章：组合逻辑电路 由表3.4可知，输入 级别最高， 级别最低。编码器的输出端 以反码的形式输出， 为最高位， 为最低位。用一组4位二进制代码来表示1位十进制数，这是一个二-十进制编
8、码器电路。输入信号为低电平有效，若信号输入无效，即9个输入信号全部为“1”，表示输入的十进制数为“0”，则输出 (0的反码)。若输入信号有效，则根据输入信号的优先级别，输出级别最高的信号的编码。9I1I3210Y Y Y Y3Y0Y32101111Y Y Y Y 第三章：组合逻辑电路第三章：组合逻辑电路3.2.3 3.2.3 课题与实训课题与实训1 1：二进制优先编码器功能扩展测试：二进制优先编码器功能扩展测试1. 实训任务用两片74LS148扩展成一个16线4线的优先编码器。2. 实训要求(1) 熟悉74LS148各引脚功能。(2) 按照测试要求完成测试内容。第三章：组合逻辑电路第三章：组合
9、逻辑电路3. 实训设备及元器件(1) 数字电子技术学习机。(2) 数字万用表。(3) 74LS148(2个)。(4) 74LS00 (1个)。4. 测试内容1) 测试电路测试电路如图3.8所示。第三章：组合逻辑电路第三章：组合逻辑电路图3.8 16线4线的优先编码器电路第三章：组合逻辑电路第三章：组合逻辑电路2) 测试步骤(1) 按照测试的电路图连接测试电路。(2) 仔细检查连接电路，确认无误后接通电源。(3) 通过改变输入状态(4) 根据测试结果填写16线4线的优先编码器的功能表，如表3.5所示。观察输出端的状态第三章：组合逻辑电路第三章：组合逻辑电路第三章：组合逻辑电路第三章：组合逻辑电路
10、5. 测试结论(1) 按照测试的内容撰写实训报告。(2) 写出自己在测试过程中的疑难点，并说明自己是如何处理的。第三章：组合逻辑电路第三章：组合逻辑电路3.3 3.3 译译 码码 器器 译码是编码的逆过程，是把每一组输入的二进制代码“翻译”成为一个特定的输出信号的过程。实现译码功能的数字电路称为译码器。译码器分为变量译码器和显示译码器。第三章：组合逻辑电路第三章：组合逻辑电路3.3.1 3.3.1 二进制译码器二进制译码器以3线8线的集成译码器74LS138为例，介绍二进制译码器。74LS138的引脚排列和逻辑符号如图3.9所示。第三章：组合逻辑电路第三章：组合逻辑电路A2、A1、A0为译码器
11、的3个输入端，为译码器的输出端(低电平有效)。第三章：组合逻辑电路第三章：组合逻辑电路74LS138译码器的功能表如表3.6所示。第三章：组合逻辑电路第三章：组合逻辑电路 由表3.6可知，当3个使能输入端 ，且 时，74LS138译码器才工作；否则译码器不工作。74LS138译码器正常工作时，输出端与输入端的逻辑函数关系为 2100YA A A2110YA A A2021YA A A2310YA A A1042YA A A1520YA A A0621YA A A7210YA A A第三章：组合逻辑电路第三章：组合逻辑电路3.3.2 3.3.2 二二- -十进制译码器十进制译码器 将4位二进制代
