自动升降电梯控制设计

《自动升降电梯控制设计》由会员分享，可在线阅读，更多相关《自动升降电梯控制设计（30页珍藏版）》请在文档大全上搜索。

1、武汉理工大学课程设计课程设计任务书学生姓名： 专业班级： 指导教师： 工作单位： 题 目: 自动升降电梯控制设计 初始条件：ISE、Modelsim软件要求完成的主要任务: （包括课程设计工作量及其技术要求，以及说明书撰写等具体要求）设计任务：根据自动电梯工作原理，用ISE软件设计一个自动升降电梯控制器。该系统主要由四个模块构成：外部数据高速采集模块设计、信号存储模块、基于FPGA的中央处理模块和信号的输出、显示模块。设计要求：（1） 设计一个6层楼的电梯控制器；（2） 该控制器可控制电梯完成6层楼的载客服而且遵循方向优先原则，并能响应提前关门延时关门，并具有超载报警和故障报警；（3） 同时指

2、示电梯运行情况和电梯内外请求信息。时间安排： 序号设 计 内 容所 用 时 间1根据课题的技术指标，确定整体方案，并进行参数设计计算2天2根据实验条件进行全部或部分程序的编写与调试，并完成基本功能4天3总结编写课程设计报告1天合 计1周指导教师签名： 年 月 日系主任（或责任教师）签名： 年 月 日目录摘 要3Abstract4一、VHDL与ISE简介51.1 VHDL语言介绍51.1.1 VHDL语言特点介绍51.1.2 VHDL的设计步骤51.1.3 VHDL语言编程格式61.2 ISE概述7二、总体方案设计82.1设计要求82.2 方案论证82.4 电梯控制器的总体设计方案92.5 电梯

3、控制器模块设计102.5.1 外部数据高速采集模块设计112.5.2 信号存储模块112.5.3 基于FPGA的中央处理模块122.5.4 信号的输出、显示模块12三、程序设计及波形仿真143.1 程序流程分析143.1.1端口、寄存器设计说明153.1.2 程序调试及引脚锁定163.2波形仿真173.2.1电梯功能实现与仿真结果分析18四、 设计总结214.1 可行性分析214.2 总结21参考文献22附录23摘 要 电梯作为垂直方向的交通工具，在高层建筑和公共场所已成为不可或缺的设备。中国是全球最大的电梯市场，也具有最强的电梯生产能力，但由于缺乏自主知识产权和核心技术，自主品牌占市场的份额

4、很少。随着社会需求的变化，电梯朝着节能、环保及智能化方向发展。 本设计语言采用VHDL，源程序Xilinx公司的ISE软件仿真。运用有限状态机的设计方法，设计了两个进程相互配合，状态机进程作为主要进程，信号灯控制进程作为辅助进程。在主进程中定义了7个状态，分别是 “dooropen”“doorclose”“doorwait4”“up”“down”和“stop”,在电梯时钟的触发下，通过当前状态和信号灯信号判定下一状态。信号灯控制进程中，信号灯存储按键请求情况，它的熄灭是由状态机进程中传出的信号来控制。关键字：电梯控制器；VHDL； FPGAAbstract Elevator has becom

5、e an indispensable device as a vertical transport in high-rise buildings and public places. China is the worlds largest elevator market ,and also has the highest lift capacity. But the lack of independent intellectual property rights and core technologies, the market share of own brands account for

6、very little. With the changing of the communitys needs, elevator develop towards energy saving, environmental protection and intelligent.This design which uses VHDL simulated by Xilinxs ISE software. I use method named finite state machine which two processes complement each other. The state machine

7、 process act as the main process, and the signal control process act as a assistant. Seven states were defined in the main process, namely “stopon1” “dooropen” “doorclose” “doorwait4” “up” “down” and “stop”. Triggered by the lifts clock, the next state is determined by the current state and the sign

8、al. In signal control process, registers keep input value, and lamps black out when the control process, registers keep input value, and lamps black out when the control signal in the main process is high value.Key words: Elevator Controller；VHDL State Machine；FPGA一、VHDL与ISE简介1.1 VHDL语言介绍1.1.1 VHDL语

9、言特点介绍VHDL作为一个规范语言和建模语言，具有很强的电路描述和建模能力，能从多个层次对数字系统进行建模和描述，从而大大简化了硬件设计任务，提高了设计效率和可靠性。VHDL具有以下几方面的特点：功能强大：VHDL具有功能强大的语言结构。它可以用明确的代码描述复杂的控制逻辑设计。并且具有多层次的设计描述功能，支持设计库和可重复使用的元件生成。可移植性：VHDL语言是一个标准语言，其设计描述可以为不同的EDA工具支持。独立性：VHDL的硬件描述与具体的工艺技术和硬件结构无关。可操作性：由于VHDL具有类属描述语句和子程序调用等功能，对于已完成的设计，在不改变源程序的条件下，只需改变端口类属参量或

10、函数，就能轻易地改变设计的规模和结构。灵活性：VHDL最初是作为一种仿真标准格式出现的，有着丰富的仿真语句和库函数。使其在任何大系统的设计中，随时可对设计进行仿真模拟。1.1.2 VHDL的设计步骤采用VHDL的系统设计，一般有以下6个步骤。（1）要求的功能模块划分；（2）VHDL的设计描述（设计输入）；（3）代码仿真模拟（前仿真）；（4）计综合、优化和布局布线；（5）布局布线后的仿真模拟（后仿真）；（6）设计的实现（下载到目标器件）。1.1.3 VHDL语言编程格式1、一个完整的VHDL程序是以下五部分组成的： 库（LIBRARY）：储存预先已经写好的程序和数据的集合。 程序包（PACKAG

11、E）：声明在设计中将用到的常数、数据类型、元件及子程序。 实体（ENTITY）：声明到其他实体或其他设计的接口，即定义本定义的输入输出端口。 构造体（ARCHITECTUR）：定义实体的实现。 电路的具体描述配置（CONFIGURATION）：一个实体可以有多个构造体，可以通过配置来为实体选择其中一个构造体。2、实体实体（ENTITY）是VHDL设计中最其本的组成部分之一（另一个是结构体），VHDL表达的所有设计均与实体有关。实体类似于原理图中的一个部件符号，它并不描述设计的具体功能，只是定义所需的全部输入/输出信号。实体格式如下：ENTITY 实体名 ISGENERIC（