第三章VHDL硬件描述语言

《第三章VHDL硬件描述语言》由会员分享，可在线阅读，更多相关《第三章VHDL硬件描述语言（142页珍藏版）》请在文档大全上搜索。

1、第三章VHDL硬件描述语言3.1 VHDL设计初步设计初步（VHDL基本知识；简单组合时序电路描述实现基本知识；简单组合时序电路描述实现程序结构、电路描述方法、层次化设计实现及相关语法知识介绍）程序结构、电路描述方法、层次化设计实现及相关语法知识介绍）3.2 VHDL设计进阶设计进阶3.3 VHDL语言程序基本结构语言程序基本结构3.4 VHDL语言的对象和数据类型及运算操作符语言的对象和数据类型及运算操作符3.5 VHDL的基本描述语句的基本描述语句3.6 程序包及库和配置程序包及库和配置3.7 状态机设计状态机设计（常用较复杂电路模块的设计及语法知识介绍）（常用较复杂电路模块的设计及语法知

2、识介绍）（重要的实用工程化设计方法）（重要的实用工程化设计方法）（3，4，5，6-VHDL语言语法知识系统讲解）语言语法知识系统讲解）什么是VHDL？ Very high speed integrated Hardware Description Language (VHDL)n是IEEE、工业标准硬件描述语言n用语言的方式而非图形等方式描述硬件电路n容易修改n容易保存n特别适合于设计的电路有：n复杂组合逻辑电路，如： n译码器、编码器、加减法器、多路选择器、地址译码器.n状态机n等等.3.1 VHDL设计初步Graphic is what you draw is what you get“

3、tell me what hardware you want and I will give it to you”VHDL is what you write is what functional you get“ tell me how your circuit should behave and the VHDL compiler will give you the hardware that does the job” but the designer can not control how the circuit implement原理图输入与 VHDL文本输入设计的区别Why usi

4、ng VHDL instead of GraphicnEasy to ModifynIt is more powerful than GraphicnVHDL is a portable language becausenis device independentnthe same code can be applied to Device manufactured by Company A or Company B VHDL文本输入设计的优势VHDL Synthesis vs. other HDLs SynthesisnVHDL: “tell me how your circuit shou

5、ld behave and I will give you hardware that does the job”nABEL, PALASM, AHDL:n“tell me what hardware you want and I will give it to you”VHDL与其他HDL的区别VHDL的功能和标准的功能和标准n VHDL 描述n输入端口n输出端口n电路的行为和功能nVHDL的标准：nIEEE Std 1076-1987 (called VHDL 1987)nIEEE Std 1076-1993 (called VHDL 1993)nIEEE Std 1076-2002 (c

6、alled VHDL 2002)(人们对电路或电子系统的认识过程：先外部端口信息，后内部电路功能)简单组合电路的VHDL描述举例3.1.1 多路选择器多路选择器VHDL描述描述图图 mux21a功能示意波形(s为0时y=a; s为1时y=b)图图 mux21a逻辑符合图【例3-1】ENTITY mux21a IS PORT( a, b : IN BIT ; s : IN BIT; y : OUT BIT ) ;END ENTITY mux21a ;ARCHITECTURE one OF mux21a IS BEGIN y = a WHEN s = 0 ELSE b ;END ARCHITECT

7、URE one ;实体说明结构体3.1.1 多路选择器多路选择器VHDL描述描述图图3-1 mux21a实体（逻辑符号图）实体（逻辑符号图）图图3-2 mux21a结构体结构体（1） 2选选1多路选择器的多路选择器的VHDL描述描述VHDL程序一般由五部分组成，其中必不可少的是其中的实体说明部分（端口描述）和结构体部分（功能描述）组合逻辑电路描述举例(行为描述方式)（1） 2选选1多路选择器的多路选择器的VHDL描述描述【例例3-2】 ENTITY mux21a IS PORT ( a, b : IN BIT; s : IN BIT; y : OUT BIT ); END ENTITY mux

8、21a;ARCHITECTURE one OF mux21a IS SIGNAL d,e : BIT; BEGINd = a AND (NOT S) ;e = b AND s ;y = d OR e ; END ARCHITECTURE one ;【例【例3-3】 . . . ARCHITECTURE one OF mux21a IS BEGIN y = (a AND (NOT s) OR (b AND s) ; END ARCHITECTURE one;结构体内区域是并行区域，其内只能是表现电路并发特性的并行语句信号定义的语法格式及信号定义的位置（数据流描述或称RTL描述方式）（1） 2选选

9、1多路选择器的多路选择器的VHDL描述描述【例【例3-4】 ENTITY mux21a IS PORT ( a, b, s: IN BIT; y : OUT BIT );END ENTITY mux21a;ARCHITECTURE one OF mux21a IS BEGIN PROCESS (a,b,s) BEGIN IF s = 0 THEN y = a ; ELSE y = b ; END IF; END PROCESS;END ARCHITECTURE one ;表示程序转向控制的if语句均是顺序语句Process语句是最常用的并行语句，其内是顺序区域，只能书写顺序语句；注意proce

10、ss语句的启动信号及语法格式（1） 2选选1多路选择器的多路选择器的VHDL描述描述图图5-3 mux21a功能时序波形功能时序波形输入、输出信号在仿真的表示符号；仿真时先设置输入信号，通过观察仿真输出信号检验设计结果是否正确。（2 ） VHDL相关语句说明相关语句说明1. 1. 实体表达实体表达【例【例3-5】93标准较为规范标准较为规范ENTITY e_name IS PORT ( p_name : port_m data_type; . p_namei : port_mi data_type );END ENTITY e_name;或：或：【例【例3-6】87标准较为灵活标准较为灵活EN

11、TITY e_name IS PORT ( p_name : port_m data_type; . p_namei : port_mi data_type );END e_name;实体名端口模式数据类型Port语句端口信号说明语句（2 ） VHDL相关语句说明相关语句说明2. 2. 实体名实体名3. 3. PORTPORT语句和端口信号名语句和端口信号名4. 4. 端口模式端口模式INOUTINOUTBUFFER5. 5. 数据类型数据类型BITBIT标识符只能由字母、数字、下划线组成，只能由字母开头，不能由下划线结尾，下划线不能连续使用。对应信号的数据流向及读写性能Bit及std_log