微机原理第4章-总线

《微机原理第4章-总线》由会员分享，可在线阅读，更多相关《微机原理第4章-总线（43页珍藏版）》请在文档大全上搜索。

1、1微机原理、汇编与接口技术（第（第2 2版）版）24.14.14.24.24.34.3总线概述总线概述8086/80888086/8088的的CPUCPU总线总线PentiumPentium的的CPUCPU总线总线4.44.4局部总线局部总线4.54.5通用外部总线通用外部总线4.64.6PentiumPentium微型计算机系统微型计算机系统3第第4 4章学习章学习： 总线概述总线概述 8086/80888086/8088的引线功能的引线功能 最小最小/ /最大组态下的最大组态下的CPUCPU系统系统 80888088的时序的时序 ISAISA总线总线# # 为理解指令，为为理解指令，为CP

2、UCPU与存储器、接口芯片与存储器、接口芯片设计打基础设计打基础44.1 总线概述总线概述总线总线：连接数字系统元件的公用信号线：连接数字系统元件的公用信号线 4.1.14.1.1总线分类总线分类功能分类功能分类：数据、地址、控制总线：数据、地址、控制总线层次分类层次分类：内部、局部、外部总线：内部、局部、外部总线1 1，内部总线内部总线：微处理器内部信息通道：微处理器内部信息通道 CPUCPU总线总线: : 内部总线的对外引线（对主板）内部总线的对外引线（对主板）2 2，局部总线局部总线：CPUCPU与主板间的信息通路与主板间的信息通路3 3，外部总线外部总线（通信总线通信总线）：微机系统之

3、间，微机）：微机系统之间，微机与外设之间的信息通道与外设之间的信息通道54.1.2总线操作总线操作总线操作总线操作：通过总线进行信息交换：通过总线进行信息交换同一时刻同一时刻 信息交换是在一主控设备与一从属设备间信息交换是在一主控设备与一从属设备间进行（进行（一一对应一一对应） 仅有一个主控设备占用总线仅有一个主控设备占用总线 总线仲裁（总线仲裁（多个请求时多个请求时）64.34.3PentiumPentium的的CPUCPU总线总线4.44.4局部总线局部总线4.54.5通用外部总线通用外部总线4.64.6PentiumPentium微型计算机系统微型计算机系统4.14.1总线概述总线概述8

4、086/80888086/8088的的CPUCPU总线总线4.24.274.2 8086/8088的的CPU总线总线80868086与与80888088的主要区别的主要区别（学习（学习80888088）地址数据复用线地址数据复用线：80868086为为1616位位AD15AD15AD0AD0； 80888088仅有仅有AD7AD7AD0AD0存储器与存储器与I IO O接口选通信号接口选通信号： 80868086为为M MIOIO，即高，即高存储器操作，低存储器操作，低I IO O操操作；而作；而80888088则反之则反之4.2.1 80884.2.1 8088的引线及功能的引线及功能8数据

5、与数据与低低8 8位地址位地址分时复用分时复用状态与状态与高高4 4位地址位地址分时复用分时复用最大最大（最小）（最小）组态下组态下的控制的控制信号信号8088 CPU8088 CPU引线的排列引线的排列 与组态与组态无关无关的引线的引线电源和定时线电源和定时线控制控制工作工作组态组态8088CPU8088CPU引线信号：引线信号：1.1.地址和数据线地址和数据线2.2.控制和状态线控制和状态线3.3.电源和定时线电源和定时线9学习注意学习注意 引脚的功能引脚的功能 信号的流向信号的流向 有效电平有效电平 三态能力三态能力 MXMX或或MXMX* *表示低电平有效表示低电平有效101. 地址和

6、数据线地址和数据线AD7 AD0：低低8 8地址地址/ /数据线数据线 分时复用分时复用，先地后数、双向、三态，先地后数、双向、三态A15 A8：中中8 8地址线地址线 专用，输出、三态专用，输出、三态A19/S6 A16/S3：高高4 4地址地址/ /状态线状态线 分时复用，先地后状、输出、三态分时复用，先地后状、输出、三态112. 控制和状态线控制和状态线 两类两类：与：与80888088组态组态有关有关 与与80888088组态组态无关无关 最小组态最小组态: : 构成系统较小，控制总线由构成系统较小，控制总线由CPUCPU提供提供 ( (引脚引脚MN/MXMN/MX* *=1=1时时)

7、 ) 最大组态最大组态: : 构成系统较大，控制总线由构成系统较大，控制总线由82888288提供提供 ( (引脚引脚MN/MXMN/MX* *=0=0时时) )# # 硬件决定组态硬件决定组态12（1）最小组态下的引线）最小组态下的引线P164 P164 其中其中IO/MIO/M* *： I/OI/O或存储器选择或存储器选择，输出、三态，输出、三态WRWR* *： 写控制写控制，输出、三态，输出、三态INTAINTA* *： 中断响应中断响应，输出，输出ALEALE： 地址锁存允许地址锁存允许，输出、三态，输出、三态 ( (锁存引脚：锁存引脚：ADAD7 7 ADAD0 0和和A A1919

8、 /S6 A A1616 /S3)DT/RDT/R* *： 数据发送数据发送/ /接收接收，输出、三态，输出、三态 （驱动时驱动时）DENDEN* * 数据输出允许，数据输出允许，输出、三态（输出、三态（驱动时驱动时）13（2）最大组态下的引线）最大组态下的引线 P165 P165 其中其中 S2S2、S1S1、S0S0 三个状态信号（三个状态信号（输出、三态输出、三态）82888288读写等操作读写等操作14P165 P165 其中其中RDRD* *：读控制读控制，输出、三态，输出、三态 （读存储器或（读存储器或I/OI/O端口）端口）INTRINTR：可屏蔽中断请求可屏蔽中断请求，输入，输

9、入RESETRESET：复位信号复位信号，输入，输入 高电平，高电平，CPUCPU结束现操作，复位结束现操作，复位 复位后复位后 CSCSFFFFHFFFFH、IPIP0000H0000H， 8088/80868088/8086从从FFFF0HFFFF0H开始取指开始取指（3）与组态无关的引线）与组态无关的引线153. 电源和定时线电源和定时线CLKCLK： 时钟输入、时钟输入、提供内部定时提供内部定时VccVcc：电源输入电源输入，5V5V电源电源GNDGND：接地接地164.2.2 8088的的CPU系统系统80888088构成系统需多个器件构成系统需多个器件1.1.地址锁存器地址锁存器地

10、地/ /数、地数、地/ /状复用，为使状复用，为使“地地”不丢失不丢失锁存锁存之之 （A19A16,AD7AD0)常用芯片常用芯片：74LS37374LS373连接连接：最小组态时，：最小组态时，80888088的的ALEALE373373的的G G （见见P170P170，图，图4-64-6） 最大组态时，最大组态时，82888288的的ALEALE373373的的G G （见见P171P171，图，图4-84-8）17地址锁存器地址锁存器 74LS373373功能表功能表OE*输出输出允许允许G选通选通D输入输入Q输出输出0111010000X任意任意Q01XXZ高阻高阻18增强增强808

11、88088负载能力负载能力常用芯片常用芯片：74LS24574LS245连接连接：最小组态时：最小组态时,8088,8088的的DENDEN* *245245的的G G* * 8088 8088的的DT/RDT/R* *245245的的DIRDIR （见见P170P170，图，图4-64-6） 最大组态时最大组态时,8288,8288的的DENDEN* *245245的的G G* * 8288 8288的的DT/RDT/R* *245245的的DIRDIR （见见P171P171，图，图4-84-8）2.双向总线驱动器双向总线驱动器19双向总线驱动器双向总线驱动器 74LS245245245功