数字电子技术基础：第三章 逻辑门电路

《数字电子技术基础：第三章 逻辑门电路》由会员分享，可在线阅读，更多相关《数字电子技术基础：第三章 逻辑门电路（101页珍藏版）》请在文档大全上搜索。

1、第三章 逻辑门电路本 章 内 容二极管、二极管、BJT管、管、MOS管的开关特性管的开关特性CMOS逻辑门电路逻辑门电路TTL逻辑门电路逻辑门电路*射极耦合射极耦合(ECL)逻辑门电路逻辑门电路*CMOS 与与TTL门电路的接口（电平转换）门电路的接口（电平转换） 教学基本要求：教学基本要求：1、了解半导体器件的开关特性。了解半导体器件的开关特性。2、熟练掌握熟练掌握基本门电路（非、与非、或非、异或门）基本门电路（非、与非、或非、异或门） 的逻辑功能。的逻辑功能。3、掌握掌握三态三态( (TS) )门、传输门、传输( (TG) )门、门、OD门、门、OC门的门的 特殊结构和工作特点。特殊结构和

2、工作特点。4、掌握掌握逻辑门的主要电气特性参数逻辑门的主要电气特性参数5、了解了解逻辑门在应用中的接口问题。逻辑门在应用中的接口问题。1 、逻辑门逻辑门: :实现基本逻辑运算和复合逻辑运算的单元电路。实现基本逻辑运算和复合逻辑运算的单元电路。2、 逻辑门电路的分类逻辑门电路的分类二极管门电路二极管门电路三极管门电路三极管门电路TTL门电路门电路MOS门电路门电路PMOS门门CMOS门门逻辑门电路逻辑门电路分立门电路分立门电路集成门电路集成门电路NMOS门门 数字集成电路简介数字集成电路简介1.CMOS集成电路集成电路: :广泛应用于超大规模、甚大规模集成电路广泛应用于超大规模、甚大规模集成电路

3、 4000系列系列74HC 74HCT74VHC 74VHCT速度慢速度慢与与TTL不不兼容兼容抗干扰抗干扰功耗低功耗低74LVC 74VAUC速度加快速度加快与与TTL兼容兼容负载能力强负载能力强抗干扰抗干扰功耗低功耗低速度两倍于速度两倍于74HC与与TTL兼容兼容负载能力强负载能力强抗干扰抗干扰功耗低功耗低低低( (超低超低) )电压电压速度更加快速度更加快与与TTL兼容兼容负载能力强负载能力强抗干扰抗干扰功耗低功耗低 74标准标准系列系列74LS系列系列74AS系列系列 74ALS2.TTL 集成电路集成电路: :广泛应用于中大规模集成电路广泛应用于中大规模集成电路 数字集成电路简介数字

4、集成电路简介3.1 概述概述门电路：实现基本逻辑门电路：实现基本逻辑/复合逻辑运算的单元电路复合逻辑运算的单元电路缺点：功耗较大/速度较慢逻辑状态的描述逻辑状态的描述 正逻辑：高电平正逻辑：高电平11，低电平，低电平00 负逻辑：高电平负逻辑：高电平00，低电平，低电平11逻辑门电路的一般特性逻辑门电路的一般特性1. 1. 输入和输出的高、低电平输入和输出的高、低电平 vO vI 驱动门驱动门G1 负载门负载门G2 1 1 输出高电平的下限值输出高电平的下限值 VOH(min)输入低电平的上限值输入低电平的上限值 VIL(max)输入高电平的下限值输入高电平的下限值 VIL(min)输出低电平

5、的上限值输出低电平的上限值 VOH(max)输出输出高电平高电平+VDD VOH(min)VOL(max) 0 G1门门vO范围范围 vO 输出输出低电平低电平 输入输入高电平高电平VIH(min) VIL(max) +VDD 0 G2门门vI范围范围 输入输入低电平低电平 vI VNH 当前级门输出高电平的最小当前级门输出高电平的最小值时值时允许负向噪声电压的最大值允许负向噪声电压的最大值。负载门输入高电平时的噪声容限：负载门输入高电平时的噪声容限：VNL 当前级门输出低电平的最大当前级门输出低电平的最大值时值时允许正向噪声电压的最大值允许正向噪声电压的最大值负载门输入低电平时的噪声容限负载

6、门输入低电平时的噪声容限：2. 噪声容限噪声容限VNH =VOH(min)VIH(min) VNL =VIL(max)VOL(max)在保证输出电平不变的条件下，输入电平允许波动的范围。在保证输出电平不变的条件下，输入电平允许波动的范围。它表示门电路的抗干扰能力它表示门电路的抗干扰能力1 驱动门驱动门vo1 负载门负载门 vI噪声噪声 类型类型参数参数74HCVDD=5V74HCTVDD=5V74LVCVDD=3.3V74AUCVDD=1.8VtPLH或或tPHL(ns)782.10.93.传输延迟时间传输延迟时间传输延迟时间是表征门电路开关速度传输延迟时间是表征门电路开关速度的参数，它说明门

7、电路在输入脉冲波的参数，它说明门电路在输入脉冲波形的作用下，其输出波形相对于输入形的作用下，其输出波形相对于输入波形延迟了多长的时间波形延迟了多长的时间。CMOS电路传输延迟时间电路传输延迟时间 tPHL 输出输出 50% 90% 50% 10% tPLH tf tr 输入输入 50% 50% 10% 90% 4. 4. 功耗功耗静态功耗：指的是当电路没有状态转换时的功耗，即门电路空载时静态功耗：指的是当电路没有状态转换时的功耗，即门电路空载时电源总电流电源总电流ID与电源电压与电源电压VDD的乘积。的乘积。5. 5. 延时延时 功耗积功耗积是速度功耗综合性的指标是速度功耗综合性的指标. .延

8、时延时 功耗积功耗积，用符号，用符号DP表示表示扇入数：取决于逻辑门的输入端的个数。扇入数：取决于逻辑门的输入端的个数。6. 6. 扇入与扇出数扇入与扇出数动态功耗：指的是电路在输出状态转换时的功耗，动态功耗：指的是电路在输出状态转换时的功耗，对于对于TTL门电路来说，静态功耗是主要的。门电路来说，静态功耗是主要的。CMOS电路的静态功耗非常低，电路的静态功耗非常低，CMOS门电路有动态功耗门电路有动态功耗扇出数：是指其在正常工作情况下，能驱动同类门电路的最大数目。扇出数：是指其在正常工作情况下，能驱动同类门电路的最大数目。（a)a)带拉电流负载带拉电流负载 当负载门的个数增加时，总的拉电流将

9、增加，会引起输出当负载门的个数增加时，总的拉电流将增加，会引起输出高电压的降低。但不得低于输出高电平的下限值，这就限制了高电压的降低。但不得低于输出高电平的下限值，这就限制了负载门的个数。负载门的个数。)(I)(IN负载门负载门驱动门驱动门IHOHOH 高电平高电平扇出数扇出数:IOH : :驱动门的输出端为高电平电流驱动门的输出端为高电平电流IIH : :负载门的输入电流为负载门的输入电流为。(b)(b)带灌电流负载带灌电流负载)(I)(IN负负载载门门驱驱动动门门ILOLOL 当负载门的个数增加时，总的灌电流当负载门的个数增加时，总的灌电流IOL将增加，同时也将将增加，同时也将引起输出低电

10、压引起输出低电压VOL的升高。当输出为低电平，并且保证不超的升高。当输出为低电平，并且保证不超过输出低电平的上限值。过输出低电平的上限值。IOL ：驱动门的输出端为低电平电流：驱动门的输出端为低电平电流IIL ：负载门输入端电流之和：负载门输入端电流之和3.2 半导体二极管门电路半导体二极管门电路3.2.1 3.2.1 半导体二极管的开关特性半导体二极管的开关特性二极管开关电路二极管伏安特性的近似描述二极管伏安特性的近似描述(几种等效模型几种等效模型)二极管的动态电流波形二极管的动态电流波形反向恢复时间反向恢复时间t trere：数纳秒：数纳秒3.2.2 二极管与门二极管与门ABY0V0V0.

11、7V0V3V0.7V3V0V0.7V3V3V3.7V设设VCC = 5VA、B输入：输入：VIH=3V， VIL=0V二极管导通压降二极管导通压降 VDF=0.7V输出高、低电平存在一定偏移，不利于门电路的级联。不能放大，负载驱动能力差。3.2.3 二极管或门二极管或门ABY0V0V 0V0V3V2.3V3V0V2.3V3V3V2.3V设设VCC = 5VA、B输入：输入：VIH=3V， VIL=0V二极管导通压降二极管导通压降 VDF=0.7V输出电平仍有一定偏移，不利于门电路级联。负载驱动能力差。3.3 CMOS逻辑门逻辑门3.3.1 MOS开关开关及其等效电路及其等效电路3.3.2 CM