第八章80C51并行口和串行口

《第八章80C51并行口和串行口》由会员分享，可在线阅读，更多相关《第八章80C51并行口和串行口（98页珍藏版）》请在文档大全上搜索。

1、第八章第八章 8051单片机的并行口和单片机的并行口和串行口原理及应用串行口原理及应用 并行传送方式与串行传送方式并行传送方式与串行传送方式 计算机的数据传送共有两种方式计算机的数据传送共有两种方式 并行数据传送和串并行数据传送和串行数据传送。行数据传送。 并行传送方式（并行传送方式（parallel communication) 在数据传输时，如果一个数据编码字符的所有各位都在数据传输时，如果一个数据编码字符的所有各位都同时发送、并排传输，又同时被接收，则将这种传送方式同时发送、并排传输，又同时被接收，则将这种传送方式称为并行传送方式。称为并行传送方式。 串行传送方式串行传送方式 （seri

2、al communication） 在数据传输时，如果一个数据编码字符的所有各位不在数据传输时，如果一个数据编码字符的所有各位不是同时发送，而是按一定顺序，一位接着一位在信道中被是同时发送，而是按一定顺序，一位接着一位在信道中被发送和接收，则将这种传送方式称为串行传送方式。串行发送和接收，则将这种传送方式称为串行传送方式。串行传送方式的物理信道为串行总线。传送方式的物理信道为串行总线。并行与串行通信 0 1 0 0 1 0 0 1D0D1D2D3D4D5D6D7状态控制(选通)计算机计算机（或外设） 0 1 0 0 1 0 0 1（a）8T计算机计算机计算机（或外设）（b）.8.0 8051的

3、并行口原理8.0.1 并行输入并行输入/输出端口概述输出端口概述 80C51共有四个共有四个 8位的并行双向口，计有位的并行双向口，计有 32根输入输出（根输入输出（I/O）口线。各）口线。各口的每一位均由锁存器、输出驱动器和输入缓冲器所组成。由于它们在结构口的每一位均由锁存器、输出驱动器和输入缓冲器所组成。由于它们在结构上的一些差异，故各口的性质和功能也就有了差异。上的一些差异，故各口的性质和功能也就有了差异。 其位置及它们之间的异同如下图和表所示：其位置及它们之间的异同如下图和表所示：8.0.2 P0口口 P0口是一个多功能的口是一个多功能的8位口，可以字节访问也可位访问，其位口，可以字节

4、访问也可位访问，其字节访问地址为字节访问地址为80H，位访问地址为，位访问地址为80H87H。 位结构原理：位结构原理： P0P0口位结构原理图见下图所示。口位结构原理图见下图所示。 u P0口中一个多路开关：多路开关的输入有两个，地口中一个多路开关：多路开关的输入有两个，地址数据输出；输出锁存器的输出址数据输出；输出锁存器的输出/Q。多路开关的输出。多路开关的输出用于控制输出用于控制输出FET Q0的导通和截止。多路开关的切换由的导通和截止。多路开关的切换由内部控制信号控制。内部控制信号控制。u P0口的输出上拉电路：口的输出上拉电路：I/O口的上拉电路导通和截止口的上拉电路导通和截止受内部

5、控制信号和地址数据信号共同（相受内部控制信号和地址数据信号共同（相“与与”）来）来控制。控制。u 当内部信号置当内部信号置1时，多路开关接通地址数据输出端时，多路开关接通地址数据输出端。当地址数据输出线置当地址数据输出线置1 1时，时，控制上拉电路的控制上拉电路的“与与”门输出为门输出为1 1，上拉上拉FETFET导通，同时地址数据输出通过反相器输出导通，同时地址数据输出通过反相器输出0 0，控制下，控制下拉拉FETFET截止，这样截止，这样A A点电位上拉，点电位上拉，地址数据输出线为地址数据输出线为“1”1”。当地址数据输出线置当地址数据输出线置0 0时，时，“与与”门输出为门输出为0 0

6、，上拉，上拉FETFET截止，截止，同时地址数据输出通过反相器输出同时地址数据输出通过反相器输出1 1，控制下拉，控制下拉FETFET导通，这导通，这样样A A点电位下拉，点电位下拉，地址数据输出线为地址数据输出线为“0”0”。 通过上述分析可以看出，此时的输出状态随地址数据线通过上述分析可以看出，此时的输出状态随地址数据线而变。因此，而变。因此，P1P1口可以作为地址口可以作为地址/ /数据复用总线使用。这时上数据复用总线使用。这时上下两个下两个FETFET处于反相，构成了推拉式的输出电路，其负载能力处于反相，构成了推拉式的输出电路，其负载能力大大增加。此时的大大增加。此时的P0P0口相当一

7、个双向口。口相当一个双向口。u 由于内部控制信号为由于内部控制信号为0 0，与门关闭，上拉，与门关闭，上拉FETFET截止，形成截止，形成P0P0口的输出电路为漏极开路输出；口的输出电路为漏极开路输出；u P0 P0口作为普通口作为普通I/OI/O口使用：口使用： 输出锁存器的输出锁存器的Q端引至下拉端引至下拉FET栅极，因此栅极，因此P0口的输出状口的输出状态由下拉电路决定。态由下拉电路决定。 在在P0口作输出口用时，若口作输出口用时，若P0.i 输出输出1，输出锁存器的，输出锁存器的Q端为端为0，下拉下拉FET截止，这时截止，这时P0.iP0.i为漏极开路输出；若为漏极开路输出；若P0.i

8、P0.i输出输出0，输出，输出锁存器的锁存器的Q端为端为0，下拉，下拉FET导通，导通，P0.iP0.i输出低电平。输出低电平。 在在P0口作输入口用时，为了使口作输入口用时，为了使P0.i 能正确读入数据，必须先能正确读入数据，必须先使使P0.i置置1。这样，下拉这样，下拉FET也截止，也截止，P0.i 处于悬浮状态。处于悬浮状态。A点点的电平由外设的电平而定，通过输入缓冲器读入的电平由外设的电平而定，通过输入缓冲器读入CPU。这时。这时P0口相当于一个高阻抗的输入口。口相当于一个高阻抗的输入口。 P0 P0口的功能总结口的功能总结 作作IO口使用。口使用。 相当于一个真正的双向口：输出锁存

9、、输入缓冲，但输入相当于一个真正的双向口：输出锁存、输入缓冲，但输入时需先将口置时需先将口置1；每根口线可以独立定义为输入或输出。它具；每根口线可以独立定义为输入或输出。它具有双向口的一切特点。有双向口的一切特点。 与其它口的区别是，与其它口的区别是，输出时为漏极开路输出，与输出时为漏极开路输出，与NMOS的的电路接口时必须要用电阻上拉，电路接口时必须要用电阻上拉，才能有高电平输出；输入时才能有高电平输出；输入时为悬浮状态，为一个高阻抗的输入口。为悬浮状态，为一个高阻抗的输入口。 作地址数据复用总线用。作地址数据复用总线用。 此时此时P0口为一个准双向口。但是有上拉电阻，作数据输入口为一个准双

10、向口。但是有上拉电阻，作数据输入时，口也不是悬浮状态。作数据总线用时，输入输出时，口也不是悬浮状态。作数据总线用时，输入输出8位数位数据据D0D7；作地址总线用时，输出低；作地址总线用时，输出低8位地址位地址A0A7。当。当P0口作地址数据复用总线用之后，就再也不能作口作地址数据复用总线用之后，就再也不能作IO口使用口使用了。了。 P1口是一个口是一个8位口，可以字节访问也可按位访问，其字节访位口，可以字节访问也可按位访问，其字节访问地址为问地址为90H，位访问地址为，位访问地址为90H97H。 位结构和工作原理位结构和工作原理 P1口的位结构如下图所示。口的位结构如下图所示。8.0.3 P1

11、口口包含输出锁存器、输入缓冲器包含输出锁存器、输入缓冲器BUF1（读引脚）、（读引脚）、BUF2（读锁（读锁存器）以及由存器）以及由 FET晶体管晶体管 Q0与上拉电阻组成的输出输入驱与上拉电阻组成的输出输入驱动器。动器。 P1口的工作过程分析如下：口的工作过程分析如下：u P1.i位作输出口用时：位作输出口用时：CPU输出输出0时，时，D0，Q0，Ql，晶体管晶体管Q0导通，导通，A点被下拉为低电平，即输出点被下拉为低电平，即输出0；CPU输出输出1时，时，Dl，Q1，Q0，晶体管，晶体管Q0截止，截止，A点被上拉为高电平，点被上拉为高电平，即输出即输出l。 P1口的特点口的特点u 输出锁存