第十章 淀积.

《第十章 淀积.》由会员分享，可在线阅读，更多相关《第十章 淀积.（68页珍藏版）》请在文档大全上搜索。

1、10.1 10.1 简介简介 在集成电路制造工艺中，常常需要在硅片在集成电路制造工艺中，常常需要在硅片的表面淀积各种固体薄膜。的表面淀积各种固体薄膜。薄膜厚度一般在纳薄膜厚度一般在纳米到微米的数量级，薄膜材料可以是金属、半米到微米的数量级，薄膜材料可以是金属、半导体或绝缘体。导体或绝缘体。 淀积薄膜的主要方法有淀积薄膜的主要方法有 热氧化（常压热氧化、低压热氧化、高压热氧化（常压热氧化、低压热氧化、高压热氧化等）热氧化等） 物理淀积（真空蒸发、溅射镀膜、分子束物理淀积（真空蒸发、溅射镀膜、分子束外延等）外延等） 化学汽相淀积（化学汽相淀积（CVD）（常压）（常压CVD、低压、低压CVD、等离子

2、增强、等离子增强CVD、气相外延等）、气相外延等） 随着电路尺寸的不断缩小，开始通过增加淀随着电路尺寸的不断缩小，开始通过增加淀积层数的方法，在垂直方向上进行拓展。在积层数的方法，在垂直方向上进行拓展。在20 世纪世纪60年代，二极管器件已经采用了化学气相年代，二极管器件已经采用了化学气相淀积技术完成的双层结构，即外延层和顶部的淀积技术完成的双层结构，即外延层和顶部的二氧化硅钝化层。参见下图。二氧化硅钝化层。参见下图。20世纪世纪90年代，先进的年代，先进的MOS器件具有器件具有4层金层金属内部连接，需要许多淀积层。主要有淀积属内部连接，需要许多淀积层。主要有淀积掺杂的硅层，称为掺杂的硅层，称

3、为外延层外延层，金属间的，金属间的绝缘介绝缘介质层质层，金属间的，金属间的导电连线导电连线，金属，金属导体层导体层和最和最后的后的钝化层钝化层。本章主要介绍化学气相淀积（本章主要介绍化学气相淀积（CVD）在常压和）在常压和低压技术中的实际运用。低压技术中的实际运用。10.1.1 成膜技术相关术语成膜技术相关术语 多层金属化多层金属化：用来连接硅片上高密度堆积器件：用来连接硅片上高密度堆积器件的那些金属层和绝缘介质层的那些金属层和绝缘介质层 金属层金属层：铝金属化使用铝合金作为互连线，工：铝金属化使用铝合金作为互连线，工业界正在向铜金属化过渡。每层金属层被定义业界正在向铜金属化过渡。每层金属层被

4、定义为为Metal-1、 Metal-2，以此类推。，以此类推。 关键层关键层：线条宽度被刻蚀为器件特征尺寸的金：线条宽度被刻蚀为器件特征尺寸的金属层。属层。 介质层介质层：介于硅上有源器件和第一层金属之间：介于硅上有源器件和第一层金属之间的电绝缘层称为第一层层间介质（的电绝缘层称为第一层层间介质（ILD-1），），这一层也被称为金属前绝缘层（这一层也被称为金属前绝缘层（PMD）。典型）。典型的的ILD-1是一层掺杂的是一层掺杂的SiO2。 层间介质层间介质（interlayer dielectric,ILD），应用），应用于器件不同的金属层之间。充当两层导电金属于器件不同的金属层之间。充当两

5、层导电金属或者相邻金属线条之间的隔离膜。常采用介电或者相邻金属线条之间的隔离膜。常采用介电常数为常数为3.9到到4.0的的SiO2。10.1.2 薄膜的参数薄膜的参数在半导体中薄膜需要满足的一般标准包括在半导体中薄膜需要满足的一般标准包括:1. 厚度厚度/均匀性均匀性 膜的厚度要膜的厚度要均匀均匀同时要同时要满足电性能和机械满足电性能和机械性能的要求性能的要求。淀积的膜必须。淀积的膜必须连续无空隙连续无空隙，以阻止杂质的进入和防止层间短路。以阻止杂质的进入和防止层间短路。 阶梯部位的厚度维护。过薄的阶梯部位的阶梯部位的厚度维护。过薄的阶梯部位的厚度可能导致器件短路或引入不需要的电厚度可能导致器

6、件短路或引入不需要的电荷，问题多出在窄而深的孔和沟槽处。称荷，问题多出在窄而深的孔和沟槽处。称这种情形为这种情形为高的深宽比（间隙的深度和宽高的深宽比（间隙的深度和宽度的比值）度的比值）模式。模式。高深宽比的间隙会使淀积厚度均匀的膜很困难，并高深宽比的间隙会使淀积厚度均匀的膜很困难，并且且会产生夹断和空洞。随着高密度集成电路特征尺寸会产生夹断和空洞。随着高密度集成电路特征尺寸的的不断减小，对于高的深宽比的间隙可以均匀、无空不断减小，对于高的深宽比的间隙可以均匀、无空洞的填充，淀积工艺显得至关重要。洞的填充，淀积工艺显得至关重要。2.表面平整度表面平整度/粗糙度粗糙度 粗糙度会对图像的形成产生影

7、响，所以淀粗糙度会对图像的形成产生影响，所以淀 积的膜必须平整、光滑。积的膜必须平整、光滑。3.组成组成/核粒尺寸核粒尺寸 在淀积过程中，薄膜材料趋向于聚集或成在淀积过程中，薄膜材料趋向于聚集或成 核。在相同的组成和厚度的薄膜中，核粒核。在相同的组成和厚度的薄膜中，核粒 尺寸上的变化会产生电性能和机械性能上尺寸上的变化会产生电性能和机械性能上 的差异。的差异。4.好的粘附性好的粘附性 为了避免薄膜分层和开裂，薄膜对衬底材为了避免薄膜分层和开裂，薄膜对衬底材料要有好的粘附性。薄膜表面的粘附性由表料要有好的粘附性。薄膜表面的粘附性由表面洁净度、薄膜能、合金材料类型等因素决面洁净度、薄膜能、合金材料

8、类型等因素决定。定。5.自由应力自由应力 淀积时附加额外应力的薄膜将通过裂缝的淀积时附加额外应力的薄膜将通过裂缝的形成而释放出来。要求无应力或低的膜应力。形成而释放出来。要求无应力或低的膜应力。6.纯净度和密度纯净度和密度 高纯度意味着在薄膜中没有那些会影响膜质高纯度意味着在薄膜中没有那些会影响膜质量的化学元素或分子。量的化学元素或分子。 膜密度也是膜质量的重要指标，显示膜层中膜密度也是膜质量的重要指标，显示膜层中针孔和空洞的多少。针孔和空洞的多少。7.好的电学特性好的电学特性 半导体中的金属传导层需要高传导、低电阻半导体中的金属传导层需要高传导、低电阻和低电容的材料；传导层之间使用的绝缘介和

9、低电容的材料；传导层之间使用的绝缘介质层需要高电容和高电阻的绝缘介质。质层需要高电容和高电阻的绝缘介质。10.2 化学气相淀积基础化学气相淀积基础 化学气相淀积（化学气相淀积（Chemical Vapo Deposition）是指利用热能、辉光放电、等离子体或其它形是指利用热能、辉光放电、等离子体或其它形式的能源，使气态物质在固体的热表面上发生式的能源，使气态物质在固体的热表面上发生化学反应并在该表面上淀积，形成稳定的固态化学反应并在该表面上淀积，形成稳定的固态物质的工艺过程。物质的工艺过程。特点：特点： 产生化学反应产生化学反应 膜中的材料由外部提供膜中的材料由外部提供 反应物为气相形式反应

10、物为气相形式 样品本身不参加反应样品本身不参加反应 温度比较低温度比较低 淀积膜的厚度与时间成正比淀积膜的厚度与时间成正比 CVD薄膜分类薄膜分类半导体集成电路制造中所用的薄膜材料，包括介半导体集成电路制造中所用的薄膜材料，包括介质膜、半导体膜、导体膜以及超导膜等，几乎都质膜、半导体膜、导体膜以及超导膜等，几乎都能用能用CVD工艺来制备。工艺来制备。介质膜：介质膜：SiO2、Al2O3、TiO2、Fe2O3、 PSG、 BSG、Si3N4半导体半导体：Si、Ge、GaAs、GaP、AlN、InAs、V2O3导体导体：Al、Ni、Au、Pt、Ti、W、Mo、WSi2、掺杂多晶硅掺杂多晶硅超导体超

11、导体：Nb3Sn、NbN、Nb4N5 CVD工艺特点工艺特点1、CVD成膜温度远低于衬底材料的熔点或软化成膜温度远低于衬底材料的熔点或软化点，因而减轻了衬底片的热形变，减小了沾污，点，因而减轻了衬底片的热形变，减小了沾污，抑制了缺陷生成，减轻了杂质的再分布，适于抑制了缺陷生成，减轻了杂质的再分布，适于制造浅结分立器件以及制造浅结分立器件以及VLSI电路；电路；2、薄膜的成分精确可控、配比范围大，重复性、薄膜的成分精确可控、配比范围大，重复性 好；好；3、淀积、淀积速率速率一般一般高于高于PVD（ 物理气相淀积，如物理气相淀积，如 蒸发、溅射等）；厚度范围从几百蒸发、溅射等）；厚度范围从几百至数