第2章 8086体系结构-2

《第2章 8086体系结构-2》由会员分享，可在线阅读，更多相关《第2章 8086体系结构-2（51页珍藏版）》请在文档大全上搜索。

1、12345678CSDSSSESSPBPSIDIAHBHCHDHALBLCLDL累加器基址寄存器计数寄存器数据寄存器代码段寄存器数据段寄存器堆栈段寄存器附加段寄存器堆栈指针寄存器基址指针寄存器源变址寄存器目的变址寄存器IPPSW指令指针寄存器标志寄存器指令指针和标志寄存器指令和变址寄存器段寄存器通用寄存器910AHBHCHDHALBLCLDL通用寄存器累加器基址寄存器计数寄存器数据寄存器PSW标志寄存器11121314151617180段段1段段15段段1920212223或或代码段代码段数据段数据段堆栈段堆栈段242526272829303132333435368086系统与外部设备的输入/

2、输出是通过接口完成的。接口是一组电路，通过它CPU可以和外部设备进行信息交互；CPU与外部设备的信息交换如同和内存的不同单元进行信息交换，是通过地址来进行的；371）单独编址 系统要为I/O芯片的每个端口分配一个地址，各个端口号不能重复，是单独编址的。2）寻址范围 8086CPU设计了65535(64K)个8位的I/O端口，即寻址范围是064K。两个编号相邻的8位端口可以组合成一个16位端口。 3）访问指令 执行IN, OUT指令，RD#信号或WR#信号与M/IO#信号同时为低电平。383940A19 A16AD15AD04142434445A19 A16AD15AD046 1、时序基本概念、

3、时序基本概念 时钟周期或状态周期时钟周期或状态周期：8086CPU内部的逻辑操作以及与外部存储器和I/O交换数据进行的总线操作全部由CPU的时钟来定时的。CPU的基本定时单位称为时钟周期或者状态周期。假设8086的主频为10MHz，一个时钟周期为100ns。 总线周期总线周期：CPU为了读取指令或传送数据，需要通过总线接口部件BIU与存储器或I/O接口进行信息交互，执行对总线的操作。进行一次数据传送的总线操作定义为一个总线周期。 指令周期指令周期：完成一条指令所需要的时间，是由一个或：完成一条指令所需要的时间，是由一个或多个总线周期组成。多个总线周期组成。47典型总线周期示意图典型总线周期示意图 2、典型时序图、典型时序图48495051