数字电路与逻辑设计第六章

《数字电路与逻辑设计第六章》由会员分享，可在线阅读，更多相关《数字电路与逻辑设计第六章（111页珍藏版）》请在文档大全上搜索。

1、第第 六六 章章第六章 异步时序逻辑电路异步时序逻辑电路异步时序逻辑电路 本章知识要点：本章知识要点： 异步时序电路的特点与类型异步时序电路的特点与类型; ; 脉冲异步时序逻辑电路的分析与设计脉冲异步时序逻辑电路的分析与设计 ; ;电平异步时序逻辑电路的分析与设计电平异步时序逻辑电路的分析与设计. . 重点讨论电平异步时序逻辑电路。重点讨论电平异步时序逻辑电路。 第六章 异步时序逻辑电路在同步时序逻辑电路中，各触发器的时钟控制端在同步时序逻辑电路中，各触发器的时钟控制端与统一的时钟脉冲与统一的时钟脉冲( (简称简称CP)CP)相连接，仅当时钟脉冲作相连接，仅当时钟脉冲作用时，电路状态才能发生变

2、化。用时，电路状态才能发生变化。 第六章 异步时序逻辑电路异步时序逻辑电路中没有统一的时钟脉冲信号，异步时序逻辑电路中没有统一的时钟脉冲信号，电路状态的改变是外部输入信号变化直接作用的结果。电路状态的改变是外部输入信号变化直接作用的结果。根据电路结构和输入信号形式的不同，异步时序根据电路结构和输入信号形式的不同，异步时序逻辑电路可分为逻辑电路可分为脉冲异步时序逻辑电路脉冲异步时序逻辑电路和和电平异步时电平异步时序逻辑电路序逻辑电路两种类型。两种类型。两类电路均有两类电路均有MealyMealy型和型和MooreMoore型两种结构模型。型两种结构模型。 6.1.1 6.1.1 概述概述 一结一

3、结 构构 脉冲异步时序电路的一般结构如下图所示。脉冲异步时序电路的一般结构如下图所示。图中，存储电图中，存储电路可由时钟控制触路可由时钟控制触发器或非时钟控制发器或非时钟控制触发器组成。触发器组成。 6.1 6.1 脉冲异步时序逻辑电路脉冲异步时序逻辑电路第六章 异步时序逻辑电路二二. . 输入信号的形式与约束输入信号的形式与约束1.1.输入信号为脉冲信号输入信号为脉冲信号; ; 2.2.输入脉冲的宽度必须保证触发器可靠翻转输入脉冲的宽度必须保证触发器可靠翻转; ;3.3.输入脉冲的间隔必须保证前一个脉冲引起的电路响输入脉冲的间隔必须保证前一个脉冲引起的电路响应完全结束后，后一个脉冲才能到来应

4、完全结束后，后一个脉冲才能到来; ;4.4.不允许两个或两个以上输入端同时出现脉冲。不允许两个或两个以上输入端同时出现脉冲。 理由理由: :因为客观上两个或两个以上脉冲是不可能准确因为客观上两个或两个以上脉冲是不可能准确地地“同时同时”的，在没有时钟脉冲同步的情况下，由不可预的，在没有时钟脉冲同步的情况下，由不可预知的时间延迟造成的微小时差可能导致电路产生错误的状知的时间延迟造成的微小时差可能导致电路产生错误的状态转移。态转移。第六章 异步时序逻辑电路为什么？为什么？为什么？为什么？由于不允许两个或两个以上输入端同时出现脉冲由于不允许两个或两个以上输入端同时出现脉冲, ,并且并且输入端无脉冲出

5、现时，电路状态不会发生变化。因此，输入端无脉冲出现时，电路状态不会发生变化。因此，对对n n个输入端的电路，其一位输入只允许出现个输入端的电路，其一位输入只允许出现n+1n+1种取值组合，种取值组合，其中有效输入种取值组合为其中有效输入种取值组合为n n种。种。第六章 异步时序逻辑电路即：对即：对n n个输入的电路，只需考虑各自单独出现脉冲的个输入的电路，只需考虑各自单独出现脉冲的n n种情况，而不像同步时序逻辑电路中那样需要考虑种情况，而不像同步时序逻辑电路中那样需要考虑2 2n n种情种情况。况。例如例如: :假定电路有假定电路有x x1 1、x x2 2和和x x3 3共共3 3个输入，

6、并用取值个输入，并用取值1 1表表示有脉冲出现，则一位输入允许的示有脉冲出现，则一位输入允许的输入取值组合只有输入取值组合只有000000、001001、010010、100100共共4 4种，种，其中有效输入取值组合只有后面其中有效输入取值组合只有后面3 3种种情况。情况。三三. . 输出信号的形式输出信号的形式脉冲异步时序逻辑电路的输出信号可以是脉冲信号也可脉冲异步时序逻辑电路的输出信号可以是脉冲信号也可以是电平信号。以是电平信号。第六章 异步时序逻辑电路若电路结构为若电路结构为MealyMealy型，则输出一般为脉冲信号。型，则输出一般为脉冲信号。因为输出不仅是状态变量的函数，而且是输入

7、的函数，因为输出不仅是状态变量的函数，而且是输入的函数，而输入为脉冲信号，所以，输出一般是脉冲信号。而输入为脉冲信号，所以，输出一般是脉冲信号。若电路结构为若电路结构为MooreMoore型，则输出一般是电平信号。型，则输出一般是电平信号。 因为输出仅仅是状态变量的函数，所以，输出值被定义因为输出仅仅是状态变量的函数，所以，输出值被定义在两个间隔不定的输入脉冲之间，即由两个输入脉冲之间的在两个间隔不定的输入脉冲之间，即由两个输入脉冲之间的状态决定。状态决定。为什么？为什么？为什么？为什么？6.1.2 6.1.2 脉冲异步时序逻辑电路的分析脉冲异步时序逻辑电路的分析 一一. .分析方法与步骤分析

8、方法与步骤注意两点：注意两点：第六章 异步时序逻辑电路1. 1. 分析方法分析方法 分析方法与同步时序逻辑电路大致相同。分析过程中同样分析方法与同步时序逻辑电路大致相同。分析过程中同样采用状态表、状态图、时间图等作为工具。采用状态表、状态图、时间图等作为工具。 当存储元件采用时钟控制触发器时，对触发器的时钟控当存储元件采用时钟控制触发器时，对触发器的时钟控制端应作为激励函数处理。制端应作为激励函数处理。仅当时钟端有脉冲作用时，才根据触发器的输入确定状态仅当时钟端有脉冲作用时，才根据触发器的输入确定状态转移方向，否则，触发器状态不变。转移方向，否则，触发器状态不变。 根据对输入的约束，分析时可以

9、排除两个或两个以上输根据对输入的约束，分析时可以排除两个或两个以上输入端同时出现脉冲以及输入端无脉冲出现情况。入端同时出现脉冲以及输入端无脉冲出现情况。 据此，可使状态图和状态表简化。据此，可使状态图和状态表简化。(4)(4)用文字描述电路的逻辑功能。用文字描述电路的逻辑功能。 （必要时画出时间图）（必要时画出时间图）2. 2. 分析步骤分析步骤(1)(1)写出电路的输出函数和激励函数表达式；写出电路的输出函数和激励函数表达式；(2)(2)列出电路次态真值表或次态方程组；列出电路次态真值表或次态方程组；(3)(3)作出状态表和状态图；作出状态表和状态图；第六章 异步时序逻辑电路二二. . 分析

10、举例分析举例 例例1 1 分析下图所示脉冲异步时序逻辑电路，指分析下图所示脉冲异步时序逻辑电路，指出该电路功能。出该电路功能。第六章 异步时序逻辑电路 写出输出函数和激励函数表达式写出输出函数和激励函数表达式Z = xyZ = xy2 2y y1 1J J2 2 = K= K2 2 =1=1；C C2 2 = y= y1 1J J1 1 = K= K1 1 =1=1；C C1 1 = x= x 解解: : 该电路由两个该电路由两个J-KJ-K触发器和一个与门组成，触发器和一个与门组成，有一个输入端有一个输入端x x和一个输和一个输出端出端Z Z，输出是输入和状，输出是输入和状态的函数，属于态的

11、函数，属于MealyMealy型型脉冲异步时序电路。脉冲异步时序电路。第六章 异步时序逻辑电路 列出电路次态真值表列出电路次态真值表 J-KJ-K触发器的状态转移发生在时钟端脉冲负跳变的瞬间，为了强调在触发器的状态转移发生在时钟端脉冲负跳变的瞬间，为了强调在触发器时钟端触发器时钟端 C C1 1、C C2 2何时有负跳变产生，何时有负跳变产生，在次态真值表中用在次态真值表中用“”表示表示下跳。仅当时钟端有下跳。仅当时钟端有“” 出现时，相应触发器状态才能发生变化，否出现时，相应触发器状态才能发生变化，否则状态不变。则状态不变。 根据激励函数（根据激励函数（J J2 2=K=K2 2=1=1；C